JSSC 2023第10期Data Converters180nmDelta-Sigma ADC

A Multistep Multistage Fifth-Order Incremental Delta Sigma Analog-to-Digital Con

提出一种多级多步第五阶增量型ΔΣ模数转换器，实现高精度低延迟的传感器信号转换。

180nm CMOS, 1.8V, 20kHz带宽, 358.4µW功耗, 91dB DR, 89.1dB SNDR, 107.5dB SFDR

增量型模数转换器多级多步结构噪声整形传感器融合低延迟

▸创新点1：多级多步结构实现高精度低延迟 - 该方法通过级联二阶和一阶增量ADC（IADC）分步量化，首先进行粗量化，随后利用残留信号进行细量化，显著提高了转换精度（91 dB动态范围）并降低了延迟，适用于传感器融合SoC的实时需求。

▸创新点2：电路复用与重构提高效率 - 在完成粗量化后，同一电路被重新配置为第二级IADC，用于处理残留信号，这种硬件复用策略减少了芯片面积和功耗（358.4 µW），同时维持了高性能（89.1 dB SNDR）。

▸创新点3：级联二阶和一阶IADC优化量化过程 - 通过将二阶IADC（噪声整形更优）与一阶IADC（延迟更低）结合，在噪声抑制和速度之间取得平衡，最终实现107.5 dB的无杂散动态范围（SFDR），优于传统单级结构。

▸创新点4：混合信号设计实现高能效比 - 采用1.8 V低电压供电和180 nm工艺，通过多步量化与电路复用的协同设计，达到166.6/168.5 dB的Schreier品质因数（FoM），在能效与性能上领先同类方案。

Abstract

Incremental analog-to-digital converters (IADCs), by adding a simultaneous reset in analog modulators and digital filters, are Nyquist-rate ADCs which use noise-shaping to convert a finite number of analog samples into a single digital word. They retain most advantages of the delta sigma (16) ADCs, and are much easier to be multiplexed with shorter latency and simpler digital filters. Integrated sensor fusion system-on-chips (SoCs) require a high-accuracy low-latency analog-to-digital converter