JSSC 2023第4期Clocking & PLLs28nm

A Reference-Free Phase Noise Measurement Circuit Achieving 242-fs Periodic Jitte

一种无参考时钟、自校准的片上相位噪声测量电路，实现242-fs周期性抖动。

28nm CMOS, 15.83mW, 275fs rms抖动分辨率

相位噪声测量时间数字转换器自校准无参考时钟CMOS

▸创新点1：无参考时钟设计（方法创新）。该电路无需外部参考时钟，避免了参考时钟噪声对测量精度的限制，显著提升了相位噪声测量的灵敏度。

▸创新点2：自校准背景技术（系统创新）。电路在运行过程中能够自动校准，确保测量精度不受环境变化影响，提高了系统的鲁棒性和长期稳定性。

▸创新点3：高精度时间数字转换器（电路创新）。采用双时间数字转换器（TDC）结构，实现了242-fs的周期性抖动分辨率，比现有技术至少提高了3倍。

▸创新点4：宽频带信号处理能力（系统创新）。支持100 kHz至3.125 MHz的信号带宽，单音相位调制测试误差小于1 dB，适用于多种应用场景。

Abstract

This article presents an ON-chip jitter/phase noise measurement (PNM) circuit that is reference-free and self- calibrated in situ in the background. time to digital convert- ers (TDCs) are employed to measure cycle jitters of the signal under test and to digitize the power spectral density of phase noise. As a clean reference clock is not required for the PNM, the sensitivity of PNM is not limited by the reference source. The signal bandwidth of the TDC ranges from 100 kHz to 3.125 MHz, and t