← 返回 JSSC 论文列表JSSC 2023第6期RF & Wireless28nmLNANeural Network Accelerator
Design and Analysis of a 42 mW 4 K 68 GHz CMOS LNA for Superconducting Qubit Rea
提出一种基于逆变器的低温低噪声放大器，用于超导量子比特读出。
28nm CMOS, 4.2mW功耗, 6-8GHz工作频率, 0.4-0.7dB噪声系数
低温LNA量子比特读出CMOS放大器低噪声设计高Q值电感
▸创新点1：高Q值片上栅极电感实现输入阻抗匹配（电路创新）。通过使用高Q值的片上栅极电感和电容负载，结合栅极到漏极的反馈电容，实现了精确的输入阻抗匹配，显著提高了电路的增益和噪声性能。
▸创新点2：电流复用逆变器拓扑降低功耗（电路创新）。采用电流复用技术，在逆变器拓扑中重复利用电流，减少了功耗，同时保持了晶体管的跨导性能，实现了4.2 mW的低功耗。
▸创新点3：低温优化噪声性能（方法创新）。通过考虑器件在低温下的工作特性，优化了噪声性能，使得在4 K温度下噪声系数仅为0.4–0.7 dB，显著优于现有低温CMOS LNA。
▸创新点4：低灵敏度输入阻抗设计（系统创新）。通过电路分析和测量结果证明，LNA的输入阻抗在低温下对器件参数变化具有低灵敏度，确保了系统的稳定性和可靠性。
Abstract
This article proposes a cryogenic inverter-based low
noise amplifier (LNA) for qubit readout. Its input impedance
matching is realized by a high- Q
ON-chip gate inductor and
capacitive load through the gate-to-drain feedback capacitance of
the input transistors. Cascode transistors are used to optimize the
impedance matching, which results in a larger gate inductor and
smaller load capacitor and hence a higher passive and inverter
gain. Owing to the high passive gain and Q-factor of the gate
indu