JSSC 2023第1期Memory22nm

DIANA An End-to-End Hybrid DIgital and ANAlog Neural Network SoC for the Edge Po

DIANA是一款结合数字与模拟计算的端到端混合神经网络SoC，适用于边缘计算。

22nm技术, AIMC核心峰值效率600 TOP/s/W (I/W/O: 7/1.5/6 bit), 数字加速器14 TOP/s/W (I/W/O: 8/8/8 bit)

边缘计算神经网络加速器模拟内存计算RISC-V系统级芯片

▸创新点1：混合数字与模拟计算架构（系统创新）。通过集成RISC-V主机处理器、模拟存内计算(AIMC) AI加速器和数字可重构DNN加速器，实现异构多核协同计算，在22nm工艺下分别达到600 TOP/s/W（AIMC）和14 TOP/s/W（数字加速器）的峰值能效。

▸创新点2：优化的共享内存系统（系统创新）。设计统一内存架构实现数字/模拟加速器间数据零拷贝交互，减少数据迁移开销，支持CIFAR-10和ImageNet任务分别实现7.02/5.56 TOP/s/W的系统级能效。

▸创新点3：增强的AIMC空间展开技术（方法创新）。通过改进模拟计算单元的空间并行度配置策略，提升矩阵乘加运算吞吐量，结合流水线并行执行机制使延迟降低40%以上。

▸创新点4：动态精度适配机制（电路创新）。支持7/1.5/6bit（AIMC）和8/8/8bit（数字）的混合精度计算，通过硬件可配置量化单元实现精度-能效的实时权衡优化。

Abstract

DIgital-ANAlog (DIANA), a heterogeneous multi-core accelerator, combines a reduced instruction set computer - ﬁve (RISC-V) host processor with an analog in-memory computing (AIMC) artiﬁcial intelligence (AI) accelerator and a digital reconﬁgurable deep neural network (DNN) accelerator in a single system-on-chip (SoC) to support a wide variety of neural network (NN) workloads. AIMC cores can bring extreme computational parallelism and efﬁciency at the expense of accuracy and dataﬂow ﬂexibility. D