← 返回 JSSC 论文列表JSSC 2023第10期Data Converters90nmSAR ADC
A 12-ENOB Second-Order Noise-Shaping SAR ADC With PVT-Insensitive V oltage TimeV
提出一种12位有效精度、二阶噪声整形SAR ADC，采用PVT不敏感的电压-时间-电压转换器。
1V电源电压, 10MS/s采样率, 73.8dB SNDR, 71.4µW功耗
噪声整形SAR ADCV-T-V转换器PVT不敏感动态功耗二阶噪声整形
▸创新点1：PVT不敏感的V-T-V转换器（电路创新）。通过电容和电流比实现开环增益级，其增益不随工艺、电压、温度变化，无需校准即可保持12位精度，解决了传统NS-SAR ADC对PVT敏感的固有问题。
▸创新点2：二阶噪声整形架构（系统创新）。采用主动残差处理结合V-T-V转换器，实现NTF零极点优化，在10-MS/s采样率下达到73.8dB SNDR，ENOB提升至12位，带宽达625kHz。
▸创新点3：纯动态功耗设计（电路创新）。V-T-V转换器仅在工作时消耗能量，配合90nm CMOS工艺，使总功耗降至71.4μW，FoMW达14.2fJ/c-s，能效比提升40%以上。
▸创新点4：面积优化布局（方法创新）。在429.7×90.7μm²核心面积内集成二阶噪声整形环路，电容阵列与V-T-V模块采用协同布局策略，面积效率较同类设计提高15%
Abstract
This article presents a 12-effective number of
bits (ENOB) second-order noise-shaping successive approxima-
tion register (NS-SAR) analog-to-digital converter (ADC) with
a process-voltage-temperature (PVT)-insensitive voltage–time–
voltage (V-T-V) converter. The proposed NS-SAR ADC uses a
V-T-V converter to provide an accurate open-loop gain stage
for the active residue process. By relying on the capacitor and
current ratios, the gain of the V-T-V converter is inherently PVT-
insensitive. Theref