← 返回 JSSC 论文列表JSSC 2023第7期RF & Wireless28nmPAM-4
A 25-Gbs Single-Ended PAM-4 Receiver With Time-Windowed LSB Decoder for High-Spe
一种25Gb/s单端PAM-4接收器，采用时间窗LSB解码器，提升高速内存接口能效。
28nm CMOS, 0.008mm², 0.34pJ/bit@25Gb/s
PAM-4接收器时间窗解码单端接口能效优化高速内存接口
▸创新点1：时间窗LSB解码技术（方法创新） - 通过时间窗技术对比较器输出进行采样，仅用单一比较器即可完成PAM-4信号的LSB解码，省去了传统方案中额外的比较器和参考电压生成电路，硬件复杂度降低40%以上。
▸创新点2：单比较器混合信号架构（电路创新） - 采用独创的动态时序控制策略，使单个比较器分时复用完成MSB/LSB判决，相比传统多比较器方案节省62%的模拟前端功耗，实测能效达0.34pJ/bit。
▸创新点3：无参考电压设计（系统创新） - 通过数字时间窗替代模拟电压比较，消除传统PAM-4接收器所需的精密参考电压网络，减少布局面积15%并降低电源噪声敏感性。
▸创新点4：28nm CMOS工艺实现（工艺创新） - 在28nm工艺节点实现0.008mm²的超紧凑布局，通过定制时钟树优化使时间窗精度达到5ps，支持25Gb/s高速数据传输。
Abstract
This article presents a 25-Gb/s single-ended four-
level pulse-amplitude modulation (PAM-4) receiver with a time-
windowed least significant bit (LSB) decoder for high-speed
memory interfaces. The proposed PAM-4 decoding technique
obviates the need for additional comparators and reference
voltages that are required in conventional PAM-4 decoders.
Similar to conventional non-return-to-zero (NRZ) receivers, the
proposed PAM-4 receiver uses only one comparator by decoding
the LSB through time-window