2009

本文是ISSCC 2009的主题演讲，探讨半导体行业在气候变化和可持续性挑战下的创新方向，提出通过“更精简、更绿色”的理念推动行业转型。

本文针对纳米尺度CMOS LSI中低电压缩放的功耗危机，分析了不可缩放阈值电压带来的限制，提出了自适应电路技术以实现0.5V操作，旨在克服亚阈值泄漏和性能退化问题。

本文指出全球范围内选择工程职业的年轻人越来越少，尤其在女性和弱势群体中更为严重，呼吁工程师们主动承担责任，采取行动改变这一现状。

该论文提出了一种基于自旋电子学的GHz射频振荡器，旨在替代传统石英晶体谐振器和LC-VCO组合，解决无线设备中多频段振荡器集成面临的面积和功耗限制。

该论文设计了一种远程供电的RFID标签，采用脉冲超宽带（I-UWB）技术实现10Mb/s的上行数据率，并达到-18.5dBm灵敏度的UHF下行链路，解决了现有被动RFID标签数据率低和定位精度差的问题。

该论文提出了一种用于昆虫运动控制的脉冲超宽带接收机片上系统，实现了低功耗、高灵敏度的无线通信，以解决昆虫飞行控制中的实时信号接收问题。

该论文探讨了利用标准CMOS工艺实现太赫兹（300GHz-3THz）频段操作的可行性，解决了传统太赫兹器件成本高、集成度低的问题。通过设计新型晶体管结构和电路拓扑，展示了CMOS在太赫兹检测、成像和光谱分析中的潜力。

该论文提出了一种用于体耦合通信（BCC）的宽带相关收发器，功耗仅为2.75mW。通过电容耦合电极实现与人体非接触通信，解决了传统射频系统在人体附近干扰大、衰落严重的问题，实现了低功耗高速率无线体域网通信。

该论文介绍了基于有机CMOS电路的RFID标签设计，解决了传统仅使用p型有机半导体导致的性能限制问题。通过结合n型和p型有机半导体材料，实现了更复杂的电路功能，并展示了在13.56MHz载波频率下的工作原型。

该论文提出了一种功耗仅500µW的神经标签芯片，集成了2µVrms噪声的模拟前端和频率倍增的MICS/ISM频段FSK发射器，用于短距离神经接口通信。解决了神经记录系统中低功耗、低噪声和高能效无线传输的挑战。

该论文提出了一种用于多频段便携式DVB-H接收机的低噪声有源巴伦，通过IM2抵消技术解决了宽带和多频段操作中的二阶互调失真问题，覆盖VHF-III和UHF IV-V频段。

该论文提出了一种采用正负反馈技术的差分共栅CMOS低噪声放大器（LNA），解决了传统共栅LNA在增益、噪声系数与输入阻抗匹配之间的折中问题。通过正负反馈结构，在3.6mW低功耗下实现了优越的带宽、线性度、稳定性和对PVT变化的鲁棒性。

该论文提出了一种加权分布式CMOS低噪声放大器（LNA），通过分布式结构打破传统LNA中输入晶体管电容与带宽之间的折衷，实现了紧凑设计且无需使用更高过驱动电压，从而提高了功率效率。

该论文提出了一种无LNA的65nm CMOS接收机架构，工作在0.2-2.0GHz频段，通过优化线性度和噪声性能实现了大于11dBm的IIP3和小于6.5dB的噪声系数，从而显著提升了接收机的无杂散动态范围(SFDR)。

本文提出了一种适用于蓝牙接收机的0.6V低电压混频器，采用电流复用单栅结构和循环无源组合器，解决了传统混频器需要大LO功率的问题。在2.4GHz频段实现了380µW超低功耗和-14dBm的LO输入功率，满足蓝牙-90dBm灵敏度要求。

该论文提出了一种工作在4.75GHz的分数分频器，通过引入分数分频比来避免收发机中本振被功率放大器牵引的问题。采用数字校准技术抑制分数杂散，从而无需额外的滤波电感，节省了芯片面积。

提出一款0.75V供电、功耗仅325µW的跳频合成器，适用于超低功耗无线传感器网络。解决了传统跳频方案功耗过高（需数毫安电流）的问题，实现了40dB无杂散动态范围。

该论文提出了一种对带外干扰具有鲁棒性的软件无线电接收机架构，通过谐波抑制混频器等技术减少带外干扰引起的问题。解决了传统SDR接收机因减少射频滤波而面临的阻塞、谐波混频等干扰难题。

该论文提出了一种400-900 MHz的宽带宽直接变频谐波抑制接收机，采用双域谐波抑制和自适应干扰消除技术，旨在解决传统谐波抑制方案因幅度和相位失配导致抑制能力有限（30-40dB）的问题，实现了60-100dB所需的高谐波抑制，以应对强干扰并将谐波响应降至噪声基底。

本文介绍了采用34nm CMOS工艺实现的172mm²、32Gb多级单元(MLC)NAND闪存。该设计在保持较小芯片面积的同时实现了高存储密度，满足了成本敏感型市场对NAND闪存容量的持续增长需求。

本文提出一种1.8V供电、能耗仅30nJ的自适应编程电压发生器，用于3D集成NAND Flash SSD。该发生器能在低功耗下产生20V编程电压，解决了传统SSD在低电压下高效产生高压编程电压的难题。

该论文提出了一款采用48nm工艺的32Gb 8-level (3-bit per cell) NAND闪存芯片，实现了5.5MB/s的编程吞吐量，旨在降低每比特成本并提高存储密度，满足消费电子和固态硬盘等应用需求。

论文设计并实现了一款113mm²的32Gb 3位单元（3b/cell）NAND闪存芯片，通过多级存储技术大幅提升了存储密度，解决了高容量闪存芯片的面积效率和成本问题。

本文提出了一种用于NAND Flash存储器堆叠的电感耦合可编程总线，通过无线接口实现控制器与64个堆叠芯片的随机访问，数据率达2Gb/s，功耗为15pJ/b/chip。该技术利用中继传输和去除静电保护器件，显著降低了功耗和I/O电路面积。

本文介绍了一款采用43nm CMOS工艺的64Gb（8GB）4b/cell（QLC）NAND闪存芯片，实现了5.6MB/s的写入速度。该设计通过多比特存储技术大幅提升了存储密度，解决了大容量闪存中密度与性能的平衡问题。

该论文提出了一种工作在0.55V电压下的非相干IR-UWB数字基带处理器，实现了16Mb/s的数据率和1.6mW的功耗，同时达到±1ns的同步精度。为解决非相干接收机中信号同步困难的问题，该设计采用了低电压低功耗架构和高效同步算法。

该论文提出了一款采用110nm RFCMOS工艺的GPS SoC，实现了34mW功耗和-165dBm跟踪灵敏度。该芯片支持多种定位和导航应用，包括自主GPS、SBAS、DGPS和AGPS，通过优化基带相关效率解决了低功耗与高灵敏度兼顾的问题。

本文提出了一种基于K-Best树搜索算法的4×4 64-QAM MIMO检测器，采用0.13µm CMOS工艺实现655Mb/s的高吞吐量，解决了高光谱效率MIMO系统中高速、近最大似然检测的VLSI实现难题。

该论文提出了一种基于65nm CMOS收发器的1GHz数字信道复用器，用于卫星室外单元（ODU）以简化多LNB和多调谐器连接。通过电气仿真和时序特性分析，验证了模拟与数字部分在1GHz下的正确同步。

该论文提出了一种在45nm CMOS工艺下实现的可重构双电源4路SIMD向量处理加速器，能够在300mV超低电压下工作，能效达到494GOPS/W，有效解决了移动处理器中高性能向量计算的功耗瓶颈问题。

本文提出一种用于AMLCD驱动芯片的10位分段线性DAC架构，通过漏极电流调制技术实现紧凑设计。解决了传统电阻串DAC在高色深下面积大、功耗高的问题，在保持均匀性的同时降低芯片面积。

该论文提出了一种用于移动有源矩阵液晶显示器的10位列驱动器，采用可变电流控制插值技术，解决了传统电阻串DAC面积大、电容DAC转换时间长和嵌入式DAC晶体管数量多的问题。

本文提出了一种采用13位列并行单端循环ADC的CMOS图像传感器，解决了列并行ADC架构带来的垂直固定模式噪声（VFPN）和读噪声问题。实现了0.1e-的垂直FPN、4.7e-的读噪声和71dB的动态范围。

该论文提出了一种基于ΔΣ调制的数字驱动技术，用于8位QVGA AMOLED显示屏，旨在解决薄膜晶体管阈值电压漂移问题。通过采用2TFT1C像素结构替代传统多晶体管补偿方案，降低了面板复杂度并提高了良率和开口率。

该论文提出了一种18Gb/s的duobinary接收器，采用CDR辅助的DFE技术来均衡信号。主要解决了duobinary信号中高频toggle pattern导致的DFE性能下降问题，通过CDR辅助机制改善了均衡效果。

该论文提出了一款在65nm CMOS工艺中实现的96GHz锁相环（PLL），旨在为W波段应用（如77GHz防撞系统、94GHz成像系统和100Gb/s以太网收发器）提供稳定的参考频率/时钟。通过设计，该PLL实现了低功耗（43.7mW）和高频操作，解决了毫米波频段频率合成中的功耗和性能挑战。

该论文在32nm SOI CMOS工艺中设计了一个由四个互补LC-VCO组成的阵列，通过选择性切换实现从83.20到104.28GHz的覆盖，占W波段（75-110GHz）的51.4%。解决了毫米波单VCO调谐范围有限的问题，提供了宽带频率生成方案。

该论文提出了一种用于毫米波应用的多频段多模式注入锁定分频器（M-ILFD），能够支持38GHz和57GHz频段，通过单个锁相环生成多个频段信号，从而减小电路尺寸和功耗。

该论文提出了一种工作在128.24至137.00GHz的注入锁定分频器（ILFD），采用65nm CMOS工艺，适用于D波段应用。通过分裂注入和分裂交叉耦合对技术，解决了高频分频器在毫米波频段锁定范围窄和功耗高的问题。

提出了一种鲁棒的无线传感器节点，可安装在轮胎内衬上，用于轮胎压力监测。该节点能够感知路面状况、轮胎磨损、温度、摩擦、侧滑、轮速和车辆负载等额外参数，从而改进车辆跟踪和发动机控制。

该论文提出了一种基于电热激活技术的无线CMOS药物递送片上系统（SoC），实现了无线控制与药物释放阵列的单片集成。通过电热激活机制，该系统能够按需精确释放药物，解决了传统植入式药物递送装置控制精度不足的问题。

该论文提出了一种自配置的可穿戴体感网络系统，包含一个5.2mW的控制器和一个12µW、54.9%效率的无线供电传感器，用于持续监测ECG等生命信号。解决了传统体感网络功耗高、电池限制以及开放频段干扰的问题。

该论文提出了一种用于低功耗3.3V电子设备的集成电源系统，采用片上聚合物电解质膜（PEM）燃料电池。通过周期性唤醒、电池检查与旁路机制以及LDO稳压，为自主传感器系统提供稳定的3.3V输出。

该论文提出了一种毫米级植入式电源接收器，通过自适应链路补偿技术实现了无线能量传输。与传统需要厘米级天线的设计相比，该接收器天线面积缩小了100倍，扩展了生物医学植入设备的应用范围。

该论文提出了一种高效的压电能量收集接口电路，采用偏置翻转整流器和共享电感技术，解决了传统全桥整流器和电压倍增器提取功率受限以及控制电路功耗过高的问题。

本文提出了一种适用于能量收集系统的多输入电源管理芯片，通过能量感知和电荷回收技术，能够灵活地从多个环境能源中获取能量并高效利用，解决了传统单源供电在环境变化时可靠性差的问题。

该论文提出了一种用于热能量采集器的集成电容式功率管理电路，能够处理10至1000微瓦的输出功率范围。通过可变转换因子的DC/DC转换器和控制器，解决了热电发电机因环境变化导致的功率和电压波动问题，实现了能量的有效存储和管理。

本文提出了一种光可编程的系统级芯片(SoC)，用于自主毫米级微机器人。该SoC集成了运动、感知、决策、通信等功能，解决了微型化组件、电源、传感器和执行器的集成难题，实现了首个23mm³、70mg的自主微机器人I-SWARM。

该论文提出了一种斩波电流反馈仪表放大器，通过AC耦合纹波降低环路实现了1mHz的1/f噪声拐点，解决了精密热敏电阻桥读出中的热膨胀补偿问题。

该论文提出了一种采用乒乓自动调零和斩波技术的电流反馈仪表放大器，以降低失调、1/f噪声和输出纹波，解决了在宽共模电压范围内实现高共模抑制比的问题。

本文提出一种改进锁存器的时钟再生比较器，在65nm CMOS工艺下实现高速低功耗性能。在1.2V供电时，比较器工作频率达7GHz且功耗仅1.3mW；在0.6V供电时，工作频率为700MHz且功耗47µW。解决了高速比较器在高电压下功耗大、低电压下速度慢的矛盾。

本文提出一种采用前馈纹波消除技术的LDO稳压器，在0.13µm CMOS工艺下实现25mA输出电流，电源抑制比在10MHz内优于-56dB，解决了高频开关DC-DC转换器后LDO纹波抑制不足的问题。

该论文提出了一种在32nm SOI FinFET工艺中实现的亚1V带隙电压基准电路，解决了传统二极管和电阻在薄SOI层中无法实现的问题。通过采用新型电路结构，成功在FinFET技术中实现了低电压带隙基准。

本文提出了一种用于滤波器截止频率调谐的方案，采用1位开关电阻结构替代多位电阻阵列，通过200MHz调谐脉冲的占空比控制有效RC时间常数，并利用ΔΣ调制和抖动抑制杂散效应。该方案应用于蓝牙收发器的信道选择滤波器，实现了6.3kHz步进的截止频率控制和小于1.8kHz的精度。

本文提出一种连续时间滤波器，通过带内噪声降低技术打破噪声与线性度之间的折衷，在1.25mW功耗下实现75dB SFDR，适用于直接转换无线接收机。

该论文提出了一种可四面拼接的背照式3D集成百万像素CMOS图像传感器，通过三维集成和背照技术解决了传统单片图像传感器在拼接和大面积成像中的局限性。

本文提出了一种用于数字单反相机的4通道模拟前端(AFE)，支持20至300 Mpixel/s的像素速率。该设计实现了采样热噪声低于kT/C的理论极限，同时通道串扰超过-85dB，通道失配在±0.01%以内。

提出一种1/2.5英寸8Mpixel CMOS图像传感器，采用交错共享像素架构和FDBoost操作，解决了传统共享像素架构中Bayer滤色器导致的Gr/Gb灵敏度不平衡问题，从而降低了固定模式噪声。

本文提出了一款将132dB动态范围QVGA像素阵列与32位DSP/MCU处理器集成在同一芯片上的SoC，用于视觉应用。该设计解决了高动态范围成像中固定模式噪声和非均匀传输函数的问题，实现了单芯片的图像采集、分析和决策。

该论文在ISSCC 2009中被作者撤回，未提供任何技术内容或解决方案，因此无法进行分析。

该论文提出了一种基于碰撞电离的电荷倍增CMOS图像传感器，适用于低光照成像，解决了传统图像传感器在弱光条件下灵敏度不足的问题。

该论文提出了一种单芯片双转换增益视频传感器，集成了畸变校正和叠加功能，解决了汽车倒车摄像头在低光和高光环境下的宽动态范围问题以及广角镜头引起的光学畸变。通过片上空间处理电路实现实时校正，提高了图像可解释性。

本文提出了一款基于ΔΣ调制器的温度传感器，采用32nm CMOS工艺，工作电压1.05V，功耗1.6mW，实现了0.45°C的3σ分辨率。该传感器通过寄生电阻补偿技术，解决了多核处理器中热管理需求，提供了低功耗、高精度的温度测量方案。

提出一种CMOS智能温度传感器，通过批量校准技术实现了-70°C至130°C范围内±0.25°C(3σ)的高精度，解决了传统单个校准成本高的问题，精度相比现有技术提升2倍。

论文设计了一种用于300°/s电容式2轴微陀螺的接口电路，采用伪连续时间读出架构，以缩短启动时间并减少芯片面积，避免传统模式匹配所需的额外DSP和缓慢的环路建立。

本文提出了一种用于纳米生物传感器阻抗测量的片上仪器，实现了attoFarad（10^-18 F）级别的分辨率。该芯片解决了传统阻抗测量系统庞大、速度慢的问题，适用于高速生物分子检测。

该论文提出了一种亚皮安级ΔΣ电流放大器，用于单分子纳米传感器的电流读出。通过ΔΣ调制技术实现了对pA级微弱电流的高精度检测，解决了纳米传感器输出信号极小的挑战。

该论文提出了一种紧凑型CMOS MEMS麦克风，实现了66dB的SNR。通过优化输入晶体管尺寸和偏置电流，降低了放大器引入的噪声，其中1/f噪声对A加权SNR的影响略高于白噪声。

该论文提出了一种2×32像素的飞行时间（TOF）距离传感器阵列，通过像素级的环境光抑制技术，实现了在高达120klx环境光下的稳定测距。解决了传统TOF传感器在强环境光下性能下降的问题。

该论文提出了一种0.25µm对数CMOS图像传感器，用于发射率补偿热成像，解决了传统热成像中温度信息强烈依赖被测材料发射率的问题。通过未滤波和滤波响应的比值，实现了发射率补偿，提高了温度测量的准确性。

本文设计了一款0.13μm CMOS功率放大器，具有超宽瞬时带宽，适用于UWB高分辨率成像系统。该PA能够传输任意瞬时UWB波形，满足FCC规定的峰值EIRP限制，解决了集成CMOS UWB成像收发机中线性放大器的需求。

该论文提出了一种全集成CMOS开关功率混频器阵列，能够在倍频程带宽内实现瓦特级功率输出，用于改善功率放大器的线性度和回退效率。通过分离幅度和相位信息，避免了传统线性PA的低效率问题。

该论文提出了一种在90nm CMOS工艺中实现的高线性度2.4GHz 30dBm单芯片功率放大器。通过采用PMOS电容补偿技术来减小AM-PM失真，从而改善EVM性能。

该论文提出了一种在65nm CMOS工艺中实现的60GHz频段功率放大器，采用1V电源电压，实现了11.5dBm的饱和输出功率和11%的峰值功率附加效率（PAE），解决了深亚微米CMOS技术中低电源电压限制输出摆幅和饱和功率的问题。

本文在数字45nm低功耗CMOS工艺中设计并实现了50-67GHz的ESD保护功率放大器，解决了先进数字CMOS工艺中后端互连层薄导致无源器件Q值低、以及需要集成ESD保护的挑战，展示了该工艺用于60GHz无线通信收发器的可行性。

该论文提出了一种CMOS自适应天线阻抗调谐IC，工作在850MHz至2GHz频段。它解决了多模收发器中由于工作频率变化和环境因素导致的PA/LNA与天线之间的阻抗失配问题，通过快速动态调谐来最小化功率反射。

该论文提出了首个集成在CMOS工艺中的双工器，通过混合变压器的电平衡而非频率选择性来实现隔离，解决了全双工蜂窝应用中集成双工器的隔离难题。

本文提出一种用于WiMAX应用的1MHz带宽Type-I ΔΣ分数N频率合成器，通过采用模拟离散时间PFD和环路滤波器以及误差消除DAC，有效减轻了ΔΣ量化噪声和非线性引起的相位噪声折叠问题。与Type-II PLL相比，该设计显著降低了量化噪声折叠，改善了近端相位噪声和杂散性能。

本文提出一种2.2GHz的子采样锁相环（PLL），采用子采样鉴相器/电荷泵（PD/CP）直接对VCO输出进行采样，避免了传统PLL中的分频器，从而在低功耗下实现极低的带内相位噪声和抖动。解决了高频时钟生成中功耗与噪声折衷的问题。

该论文提出了一种边缘缺失补偿器，用于快速锁定和宽锁定范围的锁相环（PLL）。通过检测外部和内部缺失边缘并调整电荷泵电流，解决了传统PLL在宽锁定范围内锁定速度慢的问题。

本文提出了一种用于数字电视调谐器的宽频带分数-N频率合成器，覆盖975至1960MHz。通过自适应带宽控制和4/4.5预分频器设计，实现了快速锁定和低相位噪声，满足DVB-T标准对相位噪声和相位误差的严格要求。

该论文提出了一种工作频率为0.4至1.6GHz的低过采样率ΔΣ DLL，采用自参考多相生成技术，解决了传统模拟延迟线受PVT变化影响的问题，实现了宽频率范围内精确的时钟相位控制。

该论文针对65nm CMOS工艺中锁相环（PLL）的泄漏电流问题，提出了一种泄漏抑制技术。该技术有效降低了相位/频率检测器（PFD）、分频器和压控振荡器（VCO）中泄漏电流引起的相位噪声、抖动和共模电压漂移，提升了PLL系统的性能。

本文提出了一种用于植入式生物医学SoC的精密弛豫振荡器，采用自时钟偏移消除方案，通过消除开关晶体管寄生电阻引起的校准非线性，提高了频率精度。该振荡器的频率仅由电容和校准参考电阻决定，适用于低功耗高精度时钟生成。

本文提出了一种采用功率平均反馈（PAF）的片上CMOS松弛振荡器，通过使用与电源电压成比例的参考来提高振荡精度，同时实现低功耗和小面积。解决了传统片上RC振荡器精度受工艺和温度影响的问题。

该论文提出了一款在45nm数字CMOS工艺中实现的0.1至5GHz软件定义无线电接收机，芯片面积仅为2mm²。通过采用可重构的射频前端和数字辅助校准技术，解决了多标准无线通信中宽带、低功耗和低成本集成的挑战。

该论文在65nm CMOS工艺上实现了一款无电感的WiMedia UWB物理层芯片，支持三个频段组（BG1、BG3、BG6），目标数据速率达480Mb/s。通过无电感设计降低了芯片面积和成本，解决了多频段UWB系统的高集成度问题。

该论文提出了一种用于9频带WiMedia UWB的可重构解调器，集成了3-5GHz敏捷合成器，采用65nm CMOS工艺，解决了宽带系统中关键RF电路模块的设计挑战。

该论文提出了一款高度集成的低功耗2.4GHz射频收发器，采用直接转换分集接收机架构，在0.18μm CMOS工艺上实现，适用于IEEE 802.15.4无线传感器网络标准。该收发器集成了无线控制器和睡眠定时器，能够自主执行信标检测和网络定时同步等MAC层功能，从而显著降低系统功耗。

该论文提出了一款全集成2×2 MIMO双频双模直接变频CMOS收发器，支持WiMAX和WLAN标准，解决了多模多频段无线通信系统低成本、低功耗和小尺寸的集成难题。

该论文提出了一种在45nm CMOS工艺下、工作电压1.1V、频率5-6GHz的简化组件直接转换发射信号路径，旨在满足多无线电共存环境下对低成本、可编程收发前端的需求。通过减少组件数量并优化电路结构，解决了低电压下高性能发射路径的设计难题。

本文提出一种全集成2.4GHz 2Mb/s PLL发射机，采用数字预加重和自动校准技术，在0.18µm CMOS工艺上实现，满足IEEE802.15.4和蓝牙1.2标准。通过避免使用量化噪声消除技术，实现了60%的芯片面积和50%的功耗节省。

该论文提出了一种全集成低中频GPS接收机前端，采用0.13µm CMOS工艺，总功耗仅7.2mW，比以往设计降低约3倍。通过电流复用的堆叠正交LNA-混频器-VCO (QLMV)单元和连续时间正交ΔΣ ADC等创新技术，实现了超低功耗的GPS接收方案。

该论文实现了一个用于统一体域网控制器的10.8mW双频段收发器，结合了低功耗体信道通信（BCC）和医疗植入通信服务（MICS），解决了可穿戴和植入式医疗设备在单一无线网络中的通信控制问题。

该论文提出了一种用于小鼠体内实时血压监测的无线无电池植入式微系统，重量仅130mg，功耗300µW，解决了长期在体血压监测缺乏合适方案的问题。

该论文提出了一种无线集成电路，用于同时记录神经元的电信号（如单单元动作电位）和化学信号（如神经递质浓度）。通过时分共享技术，该芯片解决了传统离散记录系统体积大、有线束缚等问题，实现了在清醒动物中进行实时神经监测。

该论文提出了一种灵活的、无时钟的32通道同时无线神经记录系统，具有可调分辨率，旨在解决传统有线记录系统可能影响动物行为的问题。系统实现了多通道同步无线神经信号采集，适用于清醒动物实验。

该论文提出了一款用于闭环神经假体系统的生物医学多处理器SoC，集成了多通道神经信号记录、实时信号处理和无线通信功能，解决了传统神经假体系统体积大、功耗高的问题。

该论文提出了一种基于CMOS技术的荧光生物传感器微阵列芯片，实现了多种生物分析物的并行检测。通过集成CMOS光电检测电路，解决了传统生物传感器信噪比和动态范围有限的问题，提升了检测通量。

本文提出一种基于频率偏移机制的CMOS磁生物传感器阵列，实现了单磁珠级别的高灵敏度检测，且无需外部磁铁，解决了传统磁生物传感器依赖外部磁场而难以集成的问题，为便携式即时诊断系统提供了新方案。

该论文提出一种具有残余电流控制的多输出升降压DC-DC转换器，通过优化控制环路补偿，允许误差放大器增益设置较小，从而简化稳定性设计。解决了传统电流模式控制中需要复杂补偿的问题。

该论文提出了一种单电感双输入双输出升降压DC-DC转换器，用于燃料电池和锂离子电池的充电供电系统，解决了微型无线传感器中能量和功率受限的问题。通过单电感结构实现了多源输入和多负载输出的高效管理。

该论文提出了一种数字辅助的准V2滞环降压转换器，实现了固定频率操作且无需使用大ESR电容。解决了传统滞环控制频率不固定和依赖大ESR电容的问题，提升了瞬态响应和稳定性。

该论文提出了一种20W/通道的Class-D音频放大器，通过改进调制技术显著降低了共模辐射发射，解决了传统Class-D放大器因轨到轨开关特性产生的电磁干扰问题。

本文提出了两种Class-D音频放大器，实现了89%和90%的高效率，以及0.02%和0.03%的极低总谐波失真加噪声（THD+N），同时静态功耗低于1mW。通过创新的调制方案取代传统PWM中的高精度载波生成，解决了低功耗下实现低失真的难题。

本文提出了一种460W的Class-D输出级，采用自适应栅极驱动技术，以应对消费电子市场对更高输出功率的需求。该设计解决了在高电压和电流下保持高效率与可靠性的问题。

该论文提出了一种在32nm高k金属栅CMOS工艺下实现的4.0 GHz 291Mb电压可缩放SRAM设计，集成了功率管理模块，解决了纳米尺度下SRAM在性能提升与漏电降低之间的平衡问题。

这篇论文提出了一种在40nm CMOS工艺下采用双电源供电的SRAM，通过通道面积节省实现了0.179µm2的小单元面积（比趋势小10%）。为解决小通道面积单元的稳定性问题，采用了字线电平控制方案和自适应编程及动态阵列电源控制技术，提高了工作裕度。

本文提出了一种基于浮体Z-RAM®存储单元的4Mb嵌入式存储器宏，在45nm SOI工艺下实现了2ns的读取延迟，解决了传统嵌入式存储器密度与速度之间的矛盾。

该论文提出了一款90nm工艺下12ns访问时间的32Mb 2T1MTJ MRAM，通过改进单元占用率和局部电流沉电路解决了远距离写入电流衰减问题。

该论文提出了一款128Mb链式铁电存储器(Chain FeRAM)，采用可扩展的八位线(Octal Bitline)和传感方案，实现了1.6GB/s的DDR2接口速率，旨在替代传统DRAM。通过创新的位线和链式架构，解决了FeRAM在容量和速度上的局限性。

该论文探讨了未来多核处理器对芯片间I/O带宽的巨大需求（200GB/s至1.0TB/s），指出传统电互联技术在带宽、成本和信号完整性方面的局限，提出利用光学I/O技术实现太赫兹级计算。

本文提出一种基于电感耦合的无线直流电压传输通道，用于实现高并行度的晶圆级测试，解决了传统探针卡因探针数量限制而无法同时测试大量芯片的问题，从而降低测试成本。

该论文提出了一种可拉伸的EMI测量片，集成了8×8线圈阵列、2V有机CMOS解码器和-70dBm EMI检测电路，用于解决电子设备中电磁干扰的可靠性问题。

该论文提出了一种基于场耦合单畴纳米磁体的无互连非易失计算架构，通过磁体间的相互作用实现逻辑运算，无需电流流动，大幅降低功耗。实验中展示了电学输入输出、磁信号分支和放大功能，为室温下运行的完整计算系统奠定了基础。

该论文提出了一种基于硅通孔（TSV）技术的芯片级相机模块（CSCM），应用于手机摄像头。通过TSV三维集成技术，成功实现了相机模块体积缩小55%、占用面积缩小36%，解决了传统相机模块尺寸过大的问题。

该论文提出了一种用于视觉系统的主观轮廓生成LSI系统，采用可扩展的像素并行架构，旨在解决低级视觉处理任务计算密集且固定、传统媒体处理器在可编程性和性能之间权衡的问题，通过专用硬件实现高效、低成本的视觉处理。

本文提出一种基于电感耦合的3D集成技术，将90nm CMOS八核处理器和65nm CMOS 1MB SRAM堆叠集成，通过磁耦合实现无导线通信，解决了传统3D集成中垂直互连的高寄生和工艺复杂度问题。

本文首次在标准数字65nm CMOS工艺中实现了150GHz放大器，通过使用dummy-prefill技术来应对金属密度规则对无源元件特性的影响，成功保留了晶体管的高频增益。该放大器在1.1V电源电压下实现了8dB增益和+6dBm饱和输出功率，为100GHz以上无线通信、医学成像和化学传感器等应用提供了CMOS解决方案。

本文展示了在65nm基线CMOS工艺中设计W波段（75-110GHz）放大器的可行性，实现了+10dBm的饱和输出功率和7.5dB的噪声系数。通过优化无源器件性能，克服了深亚微米CMOS在毫米波频率下的性能损失，证明了低成本CMOS技术可应用于100GHz电路。

该论文提出了一种基于Si/SiGe工艺的级联建构波放大器拓扑，实现了100GHz工作频率和26dB增益，解决了W波段硅集成电路的带宽和增益限制问题。

该论文提出了一种基于注入锁定技术的双模架构，用于相控阵接收机，解决了传统III-V工艺成本高、集成度低的问题。通过注入锁定实现相位控制，支持波束形成和波束转向两种模式，在0.13µm CMOS工艺中实现了低功耗、小面积的相控阵接收机。

该论文提出了一个工作在57-66GHz的紧凑型直接下变频前端，采用45nm数字CMOS工艺，实现了全数字控制、低功耗和低1/f噪声，适用于相控阵系统。

该论文实现了一个完全集成的57-66GHz正交锁相环（PLL），采用45nm数字CMOS工艺，通过两种技术解决了毫米波PLL调谐范围不足的问题，覆盖了60GHz频段的世界联合频段。

该论文提出了一种采用环路接地传输线结构的59GHz Push-Push VCO，实现了13.9GHz的宽调谐范围，用于覆盖57-66GHz全频段的60GHz无线通信收发器。解决了传统VCO调谐范围不足、无法支持多频段覆盖的问题。

该论文介绍了一款采用45nm工艺、集成8个Nehalem核心和共享L3缓存的至强处理器，解决了多核处理器在高性能计算中的功耗和系统拓扑支持问题。

该论文介绍了基于45nm高k金属栅CMOS工艺的Nehalem系列IA处理器，涵盖移动、桌面和服务器领域。通过引入新的系统架构、增强的Core架构、先进功耗管理以及模块化设计，实现了4核8MB三级缓存、731M晶体管的高性能集成，并提出了创新的QuickPath Interconnect相干点对点互连技术。

论文提出了一种芯片堆叠内存架构，用于片上SRAM丰富的SoC和处理器，通过垂直堆叠和共享本地存储器，解决多IP核平均利用率低导致的存储器浪费问题，提高资源利用率和能效。

这篇论文介绍了一种应用于四核安腾处理器的动态频率切换时钟系统，采用级联PLL架构，旨在解决大芯片、高集成度和工艺可变性带来的功耗与可变性补偿挑战。

该论文提出了一种带有本地开关电容电流均衡器的安全AES引擎，通过平衡电路中的电流消耗来抵御差分功耗分析（DPA）攻击，从而保护加密设备的密钥不被侧信道攻击泄露。

该论文提出了一种用于全局片上通信的收发器，采用非线性电荷注入3抽头发射滤波器和带跨阻前置放大器的采样接收器，通过模式相关电流注入实现前馈均衡，在10mm互连上达到4Gb/s/ch的速率和356fJ/b的能效。

提出一种基于双DLL的全数字温度传感器，利用温度依赖的逆变器延迟并通过时间数字转换器（TDC）实现温度监测，旨在为微处理器热管理提供低面积、低功耗的片上感测方案。

该论文介绍了采用45nm工艺的6核Xeon® 7400系列处理器，实现了超过一百万TPCC的性能。通过创新的时钟分配和去偏斜方案，解决了大芯片上的时钟同步和功耗管理问题。

该论文提出了一款采用65nm CMOS工艺实现的12位2.9GS/s电流舵数模转换器(DAC)，其在1GHz以上频率实现了IM3<-60dBc，同时驱动50Ω负载并输出2.5Vpp差分摆幅，功耗仅为188mW。解决了高速DAC在高频下线性度与功耗的平衡问题。

该论文提出了一种在45nm LP数字CMOS工艺下实现的1.1V、50mW、2.5GS/s、7位时间交织C-2C SAR ADC，解决了高速通信系统中低功耗、高采样率ADC的设计挑战。通过时间交织结构和C-2C电容阵列，实现了高能效和高速度的模数转换。

该论文提出了一种1.8V、1.0GS/s、10位自校准统一折叠插值ADC，通过嵌入比较器并利用自校准技术校正前级判决，实现了9.1 ENOB的奈奎斯特频率性能，同时减少了比较器数量并抑制了闪烁码。

该论文提出了一种5位800MS/s的异步二进制搜索ADC，采用65nm CMOS工艺，功耗仅2mW。它解决了传统flash ADC功耗大、面积大和SAR ADC转换速度慢的问题，实现了高速低功耗的模数转换。

该论文提出一个基于0.13μm CMOS工艺的600MS/s ADC阵列，通过自适应数字均衡技术实现超过60dB SFDR，同时功耗仅30mW。解决了高速交织ADC中通道失配引起的SFDR下降问题。

针对单通道ADC在高速采样下的速度瓶颈以及交错架构高功耗或低SNDR的问题，提出一种校准技术结合高速运放拓扑，实现单通道500MHz采样、10位分辨率，对233MHz输入信号达到53dB SNDR，功耗仅55mW，FOM为0.3pJ/conversion-step。

本文提出了一款16位125MS/s的流水线ADC，在1.8V供电下功耗仅385mW，实现了78.7dB SNR和96dB SFDR。通过优化电路架构和采用dithering技术，该ADC在保持高精度的同时支持高达150MHz的IF采样，并有效抑制了杂散分量。

该论文提出了一种在90nm CMOS工艺下实现的10GHz全数字频率合成器，通过动态可重构数字环路滤波器替代传统无源环路滤波器，解决了电荷泵锁相环中的电容泄漏、电流失配和动态范围受限等问题。

该论文实现了一个用于VDSL2 CPE的模拟前端（AFE），集成线路驱动器，采用0.15µm CMOS工艺。解决了VDSL2宽带信号（30MHz带宽）下高线性度要求（失真低于-65dBc）的问题，支持DMT调制以实现超过200Mb/s的比特率。

本文提出并验证了亚谐波注入锁定技术，能显著降低PLL相位噪声，成本极低。基于该技术实现了两个20GHz PLL，分别达到149fs_rms和85fs_rms的抖动，功耗仅38mW和105mW。

该论文提出了两款基于bang-bang鉴相器架构的数字锁相环（DPLL），工作频率分别为11GHz和20GHz，实现了低于200fs的集成抖动，适用于高速串行通信。解决了传统电荷泵PLL在面积、可测试性和灵活性方面的局限，同时避免了高性能DPLL中所需的时间数字转换器（TDC）及其量化限制。

该论文提出了两种基于LC的注入锁定分频器（ILFD），分别在7GHz和60GHz频率下工作，功耗仅为1.2mW和1.6mW，并采用新技术增强锁定范围，解决了高Q谐振器导致锁定范围窄的问题。

该论文提出了一种基于全数字架构的非PLL/DLL相位生成器/旋转器，采用45nm SOI CMOS工艺，在0.8-5GHz频率范围内实现了0.48psrms的低抖动和5.4mW的低功耗，面积仅为0.0035mm²。通过使用有源多相滤波器和相位插值技术，实现了160步的360度相位旋转，解决了传统PLL/DLL锁定时间长的问题。

该论文提出了一种用于并行光互连的CMOS跨阻放大器（TIA），采用增益复用型共源共栅补偿技术，在14mW功耗下实现5Gb/s的数据速率。解决了低功耗、高速TIA在并行光接收机中的设计难题。

该论文提出了一种采用0.18µm CMOS工艺实现的4Gb/s电流模式光收发器，旨在满足高速数字接口（如DisplayPort）对带宽的需求，利用光纤的低损耗、低EMI等优势实现高速数据传输。

本文提出了一种用于10.3125Gb/s突发模式时钟数据恢复(CDR)电路的抖动降低和脉冲宽度失真(PWD)补偿电路。该CDR架构采用门控VCO(GVCO)实现低功耗，能在14位内完成同步，并有效抑制高频抖动和容忍较大的PWD。

本文提出了一种采用4-PAM调制的CMOS VCSEL驱动器，集成了模态色散均衡器，旨在克服商用VCSEL调制频率限制，实现在500m多模光纤上10Gb/s的数据传输。通过4-PAM降低带宽需求，并用均衡器补偿光纤色散，从而提升传输距离和速率。

该论文提出了一种用于四频GPRS/EDGE的集成闭环极性发射机与低中频接收机，通过饱和预防机制解决了发射机饱和问题，并实现了低功耗和高线性度。接收机采用外部SAW滤波器驱动四个差分LNA，高带和低带在混频器跨导输出端合并。

本文提出了一种无SAW滤波器的多频段WEDGE（WCDMA/EDGE）接收机架构，旨在解决多频段3G收发器中因大量外部SAW滤波器导致的前端复杂性问题。通过处理有限发射机泄漏抑制带来的额外噪声，实现了无需级间SAW滤波器的多频段接收。

本文提出一款单芯片多频段WCDMA/HSDPA/HSUPA/EGPRS收发器，集成分集接收机和3G DigRF数字接口，无需外部SAW滤波器，降低了成本与面积，解决了多模多频段通信的集成难题。

该论文介绍了一款单芯片RF CMOS收发器，支持UMTS/EGSM多频段、集成接收分集和GPS功能，解决了多模多频段蜂窝通信中单芯片集成、SAW滤波器减少和低功耗的需求。

该论文提出了一种采用直接正交电压调制的低功耗无SAW WCDMA发射调制器，解决了FDD系统中TX噪声对RX路径的干扰问题，实现了在45nm CMOS工艺下的低噪声和高线性度。

该论文提出了一款基于65nm CMOS工艺的嵌入式低中频双调谐器，覆盖48MHz至1GHz频率范围，用于支持DOCSIS 3.0标准的高数据速率传输。通过信道绑定技术，解决了传统有线电视网络带宽不足的问题。

该论文提出了一款基于0.13µm CMOS工艺的低中频RF调谐器，用于移动ISDB-T电视接收。该调谐器在1.2V供电下仅消耗67mW功率，芯片面积为4mm²，有效降低了成本和功耗，满足了移动电视应用的需求。

本文提出了一种采用混合I/O感测放大器和分段子阵列架构的4Gb DDR3 SDRAM，在56nm工艺下实现了1.6Gb/s的数据速率，解决了高带宽需求下内存容量和功耗受限的问题。

该论文提出了一种采用硅通孔（TSV）技术的8Gb 3D DDR3 DRAM，通过垂直堆叠多个DRAM芯片并使用TSV实现高密度互连，解决了传统平面DRAM在带宽、功耗和尺寸方面的瓶颈问题。

该论文提出了一种用于移动DRAM的实时功耗切断方案和可控中继器技术，实现了1.35V供电下4.3GB/s带宽的1Gb LPDDR2 DRAM，解决了高速数据传输与低功耗需求之间的矛盾。

本文提出了一款采用75nm工艺的1Gb GDDR5图形内存器件，实现了7Gb/s/pin的数据传输速率。通过引入多种带宽改进技术，解决了高带宽和高密度内存需求之间的矛盾。

该论文针对第五代图形DDR的高带宽需求，提出了一种单端收发器设计技术，实现了5.33Gb/s的数据传输速率。通过克服单端信令在高速下的信号完整性挑战，该技术使得低引脚数单端接口能够达到以往只有差分对才能实现的速率。

本文提出了一种用于DRAM接口的伪差分信号技术，通过共模噪声抑制方法无需参考信号，实现了6Gb/s/pin的数据传输速率。该技术解决了差分信号引脚数多和单端信号噪声大的问题，在保持高数据率的同时降低了I/O引脚成本。

本文提出了一种用于GDDR3 DRAM的双模相位与延迟锁定环（PLL/DLL），通过电源噪声管理技术，在未稳压电源下实现低抖动和宽工作范围。该设计在1.6V电压下达到3.3Gb/s的数据速率，解决了高速DRAM中DLL对电源噪声敏感的问题。

本文提出一种低Vt门控前置放大器（LGA）与高Vt读出放大器并联的传感方案，实现了亚1V千兆位DRAM阵列的快速传感、快速本地I/O驱动和低泄漏操作。在70nm 128Mb DRAM核心上验证，在0.9V阵列电压下获得16.4ns行访问和14.3ns读取访问。

该论文提出了一种在65nm CMOS工艺中采用亚/近阈值供电的多标准JPEG协处理器，实现了超低每帧能耗。通过使用可配置VT平衡器和升压电源开关晶体管，解决了亚阈值操作下工艺变化导致的时序不确定性问题。

该论文提出了一种通用识别处理器，采用Haar-like特征和级联分类器，能够检测和识别图像、视频、声音和加速度信号。在QVGA人脸检测任务中，功耗仅为0.47mW/fps，准确率达81%，比传统处理器功耗低57倍，适用于便携电子和无线传感器网络。

该论文提出了一款基于生物启发视觉感知算法的实时多目标识别处理器，实现了201.4GOPS的性能和496mW的低功耗。解决了以往处理器只能识别单个目标的问题，适用于视频监控、智能机器人等高级多目标识别应用。

本文介绍了一款采用90nm CMOS工艺的多格式蓝光播放器SoC，集成了视频解码、音频处理、系统控制等功能，解决了蓝光播放器对不同格式兼容性和高集成度的需求。

该论文提出了一款支持4096×2160p分辨率的212MPixels/s多视点视频编码器芯片，用于3D/四倍高清电视应用。通过视差估计有效利用视间冗余，降低比特率20%-30%。

本文提出一种采用间歇操作技术的45nm单芯片应用与基带处理器，实现在移动电话中兼顾高性能与低功耗的需求。通过动态调整操作周期，在重负载时提供高吞吐量，在轻负载时大幅降低功耗。

本文提出了一款功耗仅342mW的移动应用处理器，集成了全高清多标准视频编解码器，支持H.264、MPEG-2/4等多种格式，解决了在移动设备上实现高性能视频处理与低功耗之间的权衡问题。

该论文提出了一种100MS/s、130mW的流水线ADC，通过集成的数字后台谐波失真校正(HDC)和DAC噪声消除(DNC)技术，实现了69dB的SNDR。首次IC实现HDC，有效补偿了残差放大器的增益误差和非线性，以及DAC电容失配，从而在降低功耗方面优于传统流水线ADC。

本文提出了一种使用电容电荷泵替代传统运放的低功耗流水线ADC，在0.18µm CMOS工艺下实现了50MS/s采样率和58dB SNDR，功耗仅9.9mW。该设计解决了传统运放功耗高的问题，同时避免了复杂校准和单端结构的局限性。

本文提出一种12位50MS/s的全差分零交叉电路（ZCBC）流水线ADC，无需共模反馈（CMFB）。该设计通过用电流源和零交叉检测器替代传统运放，解决了CMOS工艺缩放中增益和输出摆幅下降的挑战。

该论文提出了一种基于脉冲位置调制(PPM)的ADC架构，利用CMOS工艺缩放带来的时间分辨率优势，通过将输入信号转换为时间间隔来克服电压分辨率退化问题。在90nm数字CMOS工艺中实现了9位分辨率、14µW功耗和0.06mm²小面积。

该论文提出了一种基于VCO的连续时间ΔΣ ADC，利用环形振荡器作为积分器和量化器，实现了78dB SNDR、20MHz带宽和87mW功耗。通过使用D触发器对VCO输出进行多比特量化，解决了传统量化器的偏移和亚稳态问题，并保证了单调性。

该论文提出了一种1.2V供电、2MHz带宽的连续时间ΔΣ ADC，采用低延迟DEM技术解决传统CT ΔΣ ADC的时钟抖动敏感性和过量环路延迟问题，实现了-97.7dBc THD和80dB动态范围，面积仅0.084mm²。

本文提出了一种基于多比特时域量化器和反馈元件的连续时间ΔΣ ADC，实现了20MHz带宽和68dB动态范围。该设计利用时域数字信号处理技术克服纳米CMOS工艺中模拟电路实现的挑战，适用于无线通信应用。

该论文提出了一种基于90nm数字CMOS工艺的多速率级联离散时间Delta-Sigma调制器，通过重新配置采样频率和级联结构，实现了对GSM/Bluetooth/UMTS多标准的覆盖。在3.4至6.8mW的功耗范围内，动态范围为85至66dB，有效解决了多标准接收机中的功耗与性能折衷问题。

65纳米逻辑工艺下2 GHz 2 Mb 2T增益单元存储器宏，具有128 GB/s带宽

设计了一种采用不确定IF架构的2GHz唤醒接收器，具有72dBm灵敏度和超低功耗。

一款基于NoC的并行处理器，用于生物启发式实时物体识别，具有视觉注意力算法。

首次报道采用56nm CMOS技术的16Gb 3位每单元NAND闪存芯片，写入性能达8MB/s。

65nm CMOS工艺下超低电压运动估计加速器，实现411 GOPS/Watt能效。

一款16Gb MLC NAND闪存通过全位线架构和性能增强模式实现34MB/s写入吞吐量

45纳米技术下开发的高性能低功耗153Mb SRAM，采用动态稳定性增强和漏电减少技术。

65nm工艺的Itanium处理器，集成20.5亿晶体管，四核双线程，30MB缓存。

65nm CMOS工艺多模基带处理器，支持WCDMA/HSDPA和GSM/GPRS/EDGE，采用部分时钟激活和动态地址分配降低功耗。

65纳米微控制器芯片集成SRAM和开关电容DC-DC转换器，支持300mV亚阈值操作

90nm相变存储器支持多级存储，采用双极选择与沟槽架构。

本文介绍了一种用于部分恢复视力的CMOS视网膜下植入芯片。

提出一种用于多电极压电换能器的全波整流器，集成峰值选择电路以提高能量收集效率

本文提出了一种具有多分辨率频谱感知功能的UHF波段CMOS接收器，采用数字辅助模拟能量检测技术。

45纳米三维双层堆叠4Gb多级单元NAND闪存，采用共享位线结构和硅层专用解码器技术

本文提出了一种用于高密度SRAM的小信号非选通再生传感技术，显著提升了读取稳定性和速度。

一种基于MEMS的24 GHz窄带多通道收发器，适用于WSN、WBAN和生物医学应用。

该论文展示了在Cell Broadband Engine处理器中采用谐振全局时钟分布技术，实现了显著的功耗节省和性能提升。

本文介绍了一款专为移动互联网设备设计的低功耗IA处理器，性能接近主流超移动PC。

一款适用于移动WiMAX和DVB的11mm²全可编程基带处理器，功耗70mW。

45nm SOI CMOS工艺下8Mb SRAM芯片，采用两级感应和动态功耗技术。

第三代65纳米16核32线程SPARC处理器架构与物理实现

设计并优化HSDPA Turbo解码器ASIC，实现低功耗高性能

无摘要，无法提供概要。

无摘要信息

无摘要提供，无法生成概要

65纳米工艺下实现具有时序错误检测与恢复功能的弹性电路，消除动态电压温度变化导致的时钟频率保护带

高动态范围CMOS成像技术用于生物医学应用，如视网膜植入恢复视力。

2008年ISSCC会议精选论文，涵盖高性能数字电路和系统芯片设计。

该期刊聚焦2008年固态电路会议，涵盖多核处理器架构、能效优化及容错技术等前沿研究。

一款基于0.13微米CMOS工艺的低功耗16通道双向光收发器芯片，每通道速率10Gb/s。

RazorII技术通过原位错误检测与校正实现PVT变化和软错误容忍，提升处理器能效

提出一种与前端CMOS兼容的SGMOSFET，用于高灵敏度电容检测，提升NEMS性能。

提出一种可重构、连续可调、功耗可调的低通滤波器设计方法

本文介绍了一种用于MB-OFDM UWB系统的3.1 GHz至8.0 GHz全集成双转换零中频CMOS收发器设计。

一种基于碳纳米管的低功耗化学传感器系统，采用自适应DAC和ADC控制实现高精度测量。

提出一种差分10T SRAM单元，实现亚阈值稳定操作与抗软错误能力。

一种新型低功耗6-10 GHz CMOS IR-UWB发射器，集成片上天线

提出一种基于变压器的ESD保护技术，用于电感式LNA，实现7.3 kV HBM保护且不影响RF性能。

提出一种用于高频宽带应用的非线性电阻线性化技术，应用于超宽带低噪声放大器设计。

提出了一种用于UHF RFID应答器中多级整流器的RF到DC转换模型。

提出一种适用于高色深和高分辨率LCD驱动器的轨到轨Class-AB放大器，具有偏移消除功能。

采用0.18μm CMOS技术开发了单芯片超宽带接收器，验证了集成天线的片间无线数据传输。

提出一种单电感升压DC-DC转换器，适用于AMOLED移动显示面板，具有双极输出。

提出一种低功耗、低电压差分信号输出驱动电路，采用斜率控制技术减少阻抗失配。

一种针对UWB频谱优化的宽带射频功率检测系统

提出一种具有扩展读写噪声容限的低泄漏电流、高能效SRAM模块

提出一种改进型主动去耦电容设计，用于降低热点供电噪声

设计用于UWB前端中抑制5-6GHz干扰的集成陷波滤波器

分析衬底对片上MOS去耦电容器性能的影响，提出新型六参数分析模型。

设计了一种结合线性和Δ调制开关模式的PA电源调制器，用于极坐标发射机，提高效率和动态范围。

基于注入锁定分布式差分振荡器的自适应去偏谐振时钟网络设计，提升抖动免疫力和能效。

提出一种改进的开关电容反馈DAC技术，降低时钟抖动敏感性和功耗。

无摘要

无摘要，无法提供概要

无摘要，无法提供概要。

提出了一种数字电路能量-延迟优化的方法，应用于64位超前进位加法器的最优设计。

该期刊包含多篇关于超宽带（UWB）电路设计的论文，涵盖LNA、滤波器、RFID收发器等主题。

提出一种用于快速低功耗eDRAM的分层差分感测放大器，具有高抗参数变化能力。

本文提出了一种支持1080p H.264/AVC实时编码的芯片设计，采用三阶段宏块流水线架构。

提出一种基于三级差分编码的高速单端并行链路方案，提高I/O引脚利用率并降低功耗。

45nm SOI CMOS工艺下基于互感切换的宽频带LC PLL，锁定范围达1.2倍频程。

提出基于反相器的低电压低功耗开关电容Delta-Sigma调制器，应用于植入式起搏器、CMOS图像传感器和音频编解码器。

提出一种基于LC-VCO的PLL频率合成器，通过环路带宽跟踪技术实现恒定带宽。

IEEE JSSC期刊宣布任命Andreas Kaiser教授为新的副编辑。

提出一种基于BIST辅助时序跟踪的SRAM设计方案，确保读取操作的鲁棒性且不牺牲性能。

提出SRAM单元动态数据稳定性标准，揭示噪声容限可高于传统静态噪声容限。

提出毫米波CMOS电路的仿真建模方法，提高设计和布局灵活性。

256通道神经记录与Delta压缩微系统，采用3D电极技术，实现低功耗高密度神经信号采集。

0.8V低功耗双通道音频Delta-Sigma DAC，集成耳机驱动，动态范围88dB

提出一种低功耗、小面积的10位50 MS/s流水线ADC，采用电容共享和可变增益运放技术。

提出一种工艺无关的自适应带宽扩频时钟发生器，通过数字校准技术实现VCO增益和电荷泵电流的自适应控制。

提出一种双开关CMOS THA设计，通过改进缓冲结构实现62dB THD和12GSamples性能

采用0.13μm CMOS工艺实现的双波段直接转换DVB-H调谐器，具有低噪声和高线性度。

一种采用2倍动态折叠技术的5位1.75 GS/s ADC，降低功耗和面积。

一款针对WLAN 802.11b应用的2.5 GHz直接转换接收器前端，具有低失真基带滤波器。

一款用于GSM/EDGE低中频接收机的低功耗连续时间正交带通ΣΔ调制器

采用0.13μm CMOS工艺实现1.25GS/s 6位SAR ADC，无校准下达到5.5b ENOB

本文提出了一种33.6-33.8 Gb/s突发模式时钟数据恢复电路，采用90 nm CMOS工艺实现。

提出两种技术降低全数字分数锁相环的带内杂散，实现3 GHz频率合成。

设计了一款5位4.8 GS/s 4路时间交织ADC，采用0.13微米CMOS技术，用于接收器前端。

设计了一种抗干扰的自适应跳频收发器，用于人体区域网络中的多媒体和医疗数据传输。

设计了一种新型仿生耳蜗通道，采用OZGF传递函数和低功耗自动增益控制电路。

一种高速电感耦合链路，在180nm CMOS工艺下实现11Gb/s的数据传输速率，通信距离达15米。

提出了一种新型60GHz收发器架构，采用30GHz本地振荡器和多相滤波器。

提出一种预稳定电流传感技术（PSCS），用于减少嵌入式闪存访问时间和传感裕度的波动。

一款支持10个WCDMA频段和4个GSM频段的SAW-less CMOS接收器芯片

一种宽带CMOS低噪声放大器，采用噪声和IM2失真消除技术，适用于数字地面和有线电视调谐器。

提出一种基于LC的可调注入锁定时钟缓冲器，通过混合两种拓扑结构自适应调整比例以最小化抖动。

设计了一种低功耗、低相位噪声、相位可调的注入耦合LC正交振荡器。

提出了一种超低待机漏电流的电源轨ESD钳位电路，采用SCR器件和新ESD检测电路。

研究90纳米以下低功耗和抗变异的PDSOI SRAM单元设计，分析浮体效应和泄漏对稳定性的影响。

无摘要信息

无摘要提供，无法生成概要。

提出分布式波形发生器技术，实现低功耗超宽带脉冲生成与调制。

基于前端单极到双极转换的激光雷达接收通道设计，具有高动态范围和低时序误差。

提出一种低功耗无竞争可编程逻辑阵列（PLA）设计，采用动态NAND门实现AND平面，动态NOR门实现OR平面，显著降低功耗并消除时序竞争。

该期刊包含多篇关于移动广播、低噪声放大器、WLAN接收器、跳频收发器、WCDMA/HSDPA接收器、DVB-H调谐器和60GHz收发器架构的论文。

一款支持多标准移动广播的CMOS LNA，采用新型反馈配置和椭圆低通滤波器，实现高增益和低噪声。

一种用于MOS音频功率放大器的频率补偿技术，通过输出阻抗整形实现稳定性和低失真。

一种采用二阶曲率校正的低功耗、低噪声带隙基准电路

提出一种同步双端口8T-SRAM设计方案，优化面积与稳定性。

2009年IEEE JSSC特刊聚焦低功耗高精度ADC与传感器接口设计

提出一种0.6V 45nm双轨SRAM设计，采用自适应电压调节器降低最小工作电压。

介绍了一种高效能、低电压的Sigma-Delta调制器，适用于数字音频应用。

提出一种新型低电压高密度SRAM架构，采用自写回感应放大器提升稳定性。

一款1V电源、450nW功耗的全集成可编程生物医学传感器接口芯片，专为处理多种生物医学信号设计。

45nm SOI CMOS工艺下实现的低功耗5抽头判决反馈均衡器，支持12Gb/s数据传输。

90纳米CMOS工艺下实现的14位100MS/s数字校准流水线ADC，功耗250mW

一款65纳米CMOS工艺的167处理器计算平台，支持动态电压频率调节。

一篇关于16 Gb/s双向非对称内存接口的IEEE JSSC论文，采用65nm CMOS工艺实现高性能数据传输。

一款用于60 GHz无线通信的低功耗混合信号基带模拟前端，支持1 Gb/s速率。

一款采用45nm SOI CMOS工艺的1MB缓存子系统原型，集成2GHz eDRAM宏单元，具有18ns访问延迟。

一款65nm CMOS工艺的H.264高清视频编码器，支持40 Mbps全高清实时编码，功耗256 mW。

一款用于医疗植入通信的超低功耗CMOS收发器，支持MICS标准。

本文提出了一种65nm CMOS工艺下的四阶切比雪夫高通滤波器，支持ADSL和VDSL应用。

提出一种采用动态源跟随器放大器的新型低功耗流水线ADC

Phoenix处理器在待机模式下功耗极低，适用于植入式医疗设备等微型计算应用。

提出一种采用参考电压和共模校准的低功耗6位闪存ADC

一种采用多路径门控环形振荡器的11位50MS/s时间数字转换器，具有一阶噪声整形功能。

一款基于锁存器的多标准3抽头DFE接收器，支持1.5至10 Gb/s数据传输，适应SSC抖动。

开发了一种用于低功耗SoC的亚22秒唤醒时间电源门控技术，通过两种电源开关和旁路电源线抑制电源电压波动。

65nm CMOS工艺下实现的高效宽带电源调制器，适用于20MHz RF带宽极性功率放大器。

提出一种基于电容耦合的传感器数据读取方法，适用于亚毫米级微型传感器节点。

提出了一种用于软件定义无线电发射机的全数字外差调制器

提出一种基于异步网络芯片（NoC）的功耗感知自适应电路，通过动态电压频率调整（DVFS）技术优化动态和静态功耗。

无摘要

2008年VLSI电路研讨会精选论文介绍，聚焦电路设计最新进展

本文介绍了英特尔Nehalem微架构的核心和I/O时钟架构，采用45nm工艺，优化了时钟性能和功耗。

通过NAND闪存与控制器的协同设计，实现低功耗高速SSD

本文提出了一种新型WLUD电路和DVC方案，解决了密集末级缓存中DNF SRAM单元的稳定性问题。

一种双分支1.8V至3.3V调节开关电容倍压器，具有低输出纹波和连续输出调节功能。

提出一种负载依赖峰值电流控制的单电感多输出SIMO DC-DC转换器，具有高轻载效率和低交叉调节。

首款CMOS工艺毫米波肖特基二极管倍频器，实现125GHz频率倍增

本文介绍了一种基于90nm CMOS工艺的60 GHz变压器耦合和人工介质差分放大器。

本文介绍了一种用于GSM/GPRS/EDGE的四频段CMOS射频收发器，采用直接转换架构和低噪声分数N频率合成器。

设计用于集成时间分辨荧光检测的CMOS传感器阵列

一款超低功耗128x64像素视觉传感器，具有像素级空间对比度提取和二值化功能。

一款支持1024-QAM的高性能宽带电力线通信模拟前端，工作频率1.6至60MHz。

一款1 GHz带宽、20-50 GS/s可调采样率的低通连续时间ΔΣ ADC。

65nm CMOS工艺下实现30dBm输出、60% PAE的E类射频功率放大器

一种新型多天线接收器前端设计，支持空间复用、空间分集和波束成形，通过正交码调制实现信号线性组合，显著降低面积和功耗。

一种采用抖动抑制技术的DLL，用于DRAM，在噪声环境下降低输出抖动。

本文介绍了一种基于0.13μm CMOS工艺的全集成40Gb/s串行链路收发器。

开发了一种用于双频MIMO 802.11n WLAN系统的全集成2×2功率放大器。

展示了一种用于802.11b/g/n应用的超低插入损耗TR开关，集成于收发器前端。

基于脉冲注入锁定振荡器的低抖动可编程时钟倍频器

本文展示了一种用于Q波段卫星应用的16元素相控阵发射器，采用0.18μm SiGe BiCMOS技术。

提出一种相位域方法，用于抑制无线收发器中的自干扰，应用于GSM收发器的PLL参考时钟抖动最小化。

提出一种利用MEMS陀螺仪高机械品质因数(Q)的系统架构和CMOS实现，通过残余正交误差实现模式匹配和带宽控制。

提出一种自适应可分割双端口BiTCAM，用于移动设备病毒检测处理器，实现高吞吐、低功耗和低成本。

采用90nm CMOS工艺实现的超宽带脉冲无线电收发器，支持快速频带切换和干扰避免。

开发了一种基于对数算术的低功耗高性能4路32位流处理器核心，用于手持3D图形系统。

一种基于CMOS RF收发器的便携式核磁共振生物传感器，用于高灵敏度检测癌症标志蛋白。

设计了一个高性能2-GHz直接转换前端，采用单端低噪声放大器和双平衡电流驱动无源混频器。

无摘要提供，无法生成概要。

本文介绍了几种全集成多级集总元件正交混合器，用于提高带宽、幅度和相位精度，并描述了一种使用两级Lange/Lange耦合器的全集成双正交外差接收器前端。

设计并制造了一种集成接收器，包括TDC和接收通道，用于10米范围的脉冲飞行时间激光测距仪。

2009年IEEE JSSC期刊特辑聚焦2008年电路研讨会，涵盖多天线接收前端、超宽带脉冲收发器、低损耗T/R开关、双频MIMO功率放大器及高效CMOS功率放大器等前沿技术。

研究90纳米CMOS工艺中电路布局对变异性的影响及延迟和漏电流的WID与D2D变异性

2008年RFIC研讨会精选论文，涵盖无线IC设计的最新进展与挑战。

研究提出异步逻辑设计结合辐射加固技术，用于恶劣环境下的无线传感器节点。

研究亚谐波注入锁定PLL的基础理论，通过芯片验证低噪声和低功耗设计。

PSP模型作为新一代MOSFET标准模型，在模拟和射频设计中具有显著优势。

一种用于纳米器件高灵敏度电流测量的跨阻放大器

本文介绍了一种90nm CMOS工艺下的高速16位ADC，用于数字电视接收器。

提出一种35-GS/s 4位闪存ADC，采用主动数据和时钟分布树技术，省略THA以提升性能。

受生物耳蜗启发的射频硅耳蜗芯片，实现高效频谱分析

一篇关于在65纳米CMOS工艺中实现高效E类功率放大器的论文。

本文介绍了一种用于IR-UWB接收机的低功耗基带ASIC，采用非相干脉冲检测和新型获取算法。

一款用于低磁场MRI诊断的集成化频谱扫描核磁共振成像收发器

提出一种新型毫米波CMOS压控振荡器拓扑结构，通过传输线变换导纳实现高频振荡

本文实现了一种电压可扩展的0.26V 64kb 8T SRAM，采用130nm CMOS工艺，通过多种技术降低功耗并提高性能。

提出全数字门控振荡器电路，用于动态电源噪声波形测量。

提出一种效率增强的CMOS整流器，用于高电流生物医学植入物的经皮能量传输。

一种采用双电容耦合数字功放的全数字超宽带发射机，能效高且无需片外滤波器。

对两篇IEEE JSSC论文的更正和评论。

设计了一种能处理宽范围负载电容的三级Class-AB耳机驱动器，采用自动调节阻尼因子的频率补偿方案。

无摘要

无摘要信息，无法提供概要

一种在焦平面上实现并行卷积计算的CMOS图像传感器

2009年6月JSSC期刊收录多篇关于CMOS电路设计的论文，涵盖功率放大器、ADC、VCO等主题。

介绍Jan Craninckx博士在模拟和射频电路设计领域的学术背景与成就。

提出一种低功耗数字开关去耦电容电路，有效抑制中频段电源噪声。

一种抗辐射的16 Gbps低密度奇偶校验编码器设计

探讨四极电感器减少射频集成电路中电感串扰的方法

一种低噪声放大器电路，具有低电流消耗特性

该特刊收录了2008年第34届欧洲固态电路会议(ESSCIRC)的扩展论文，涵盖RF、模拟和数字电路领域。

本文提出了一种新型Wienbridge振荡器拓扑，具有低相位噪声、低温度依赖性和低功耗特性，适用于无线传感器节点和时间传感器读出电路。

一种基于0.25微米CMOS工艺的0.65 THz焦平面阵列，用于室温太赫兹辐射检测

一款12位3.125MHz带宽的MASH Delta-Sigma调制器，采用0.18μm CMOS工艺，峰值SNDR达73.9dB。

一款用于WCDMA/EDGE/OFDM的25 dBm数字调制CMOS功率放大器

一款36V可编程增益仪表放大器，具有低于20μV的偏移和超过120dB的CMRR。

90nm CMOS工艺下实现低能耗、高性能128kb SRAM，支持多种频率模式。

一款在90纳米CMOS工艺中实现的5.75至44 Gb/s四分之一速率时钟数据恢复电路

一种用于超宽带脉冲无线电接收机的70 pJ/脉冲模拟前端设计

一种在90纳米数字CMOS中实现的低复杂度、低相位噪声、低压相位对齐环形振荡器，工作频率可达2 GHz。

本文提出了一种用于蜂窝应用的低功耗多频带CMOS发射机，旨在减少功耗以延长手机通话时间。

提出一种低功耗数字DLL时钟发生器，采用开环模式减少抖动和功耗。

设计了一种基于MOS晶体管电子迁移率的100kHz频率参考电路，适用于无线传感器网络。

提出一种用于高速串行链路的稳健架构，满足1.5Gb/s和3Gb/s标准，采用最小化模拟功能和全数字设计。

本文介绍了一种低功耗、短距离的FM-UWB接收前端，适用于7.45 GHz频段。

本文介绍了一种基于优化电热滤波器的CMOS温度数字转换器设计。

本文提出了一种在标准CMOS技术下工作的8位Flash ADC，适用于从室温到4.2K的低温环境。

该论文探讨了数字对象标识符在IEEE JSSC期刊中的应用。

无摘要信息，无法提供概要

无摘要信息

IEEE JSSC 2009年7月特刊收录多篇前沿射频与数字电路设计论文

icyflex1是一款低功耗可编程处理器，结合了DSP和MCU的特性，适用于功耗严格限制的应用。

通过开关门和正向衬底偏置降低CMOS电路噪声的新方法

提出一种全数字成像技术，同步检测光的相位和强度，用于重构场景深度图。

提出新型多环Delta-Sigma调制器，采用35dB开环运放实现74dB SNDR。

2009年IEEE JSSC特刊聚焦2008年会议，涵盖毫米波通信、无线LAN、CMOS接收器等前沿技术。

本文提出了一种基于半数字方法的分数N合成器量化噪声降低技术，适用于WCDMA/HSDPA应用。

一款集成可调谐高Q值RF滤波器的5GHz无线LAN发射器

提出一种用于DDR内存接口的5Gbps收发器，采用串扰抑制方案以提高信号完整性。

一款适用于24GHz和77GHz汽车雷达的双频毫米波频率合成器。

一种数字密集型分数N锁相环，采用数字滤波器和模拟前馈路径，实现高精度频率补偿。

基于MEMS谐振器的高集成度18 GHz频率合成器设计

使用嵌入式滤波无源混频器的高线性度SAW-less CMOS接收器

65nm CMOS工艺的60GHz零中频收发器，支持直接BPSK调制，适用于低功耗多千兆位无线链路。

一种采用量化噪声耦合技术的15级低失真ΔΣ ADC，在1.9MHz带宽内实现81dB SNDR和98dB THD。

提出低功耗CMOS振荡器，用于时钟分配和注入锁定去偏技术。

无摘要信息，无法提供概要

开发了一种异构多核SoC，用于需要安全DRM的高清多媒体应用，集成多种处理器和加速器，实现高性能和低功耗。

本期特刊收录了2008年IEEE定制集成电路会议的15篇论文，涵盖无线、RF、毫米波集成电路设计等多个技术领域。

提出一种低功耗电源调节技术，用于PLL中的环形振荡器，提升电源噪声抑制性能。

研究45纳米应变硅CMOS技术中的变异性测量与分析

提出一种新型非易失性磁触发器（MFF），用于无待机功耗的SoC设计。

介绍了一种专为毫米波应用设计的0.13微米SiGe BiCMOS技术

一种具有数字增益和偏移校准功能的15位60-MS/s浮点ADC

提出一种0.55V供电、12MHz截止频率的四阶低通滤波器，采用改进偏置电路和单运放双二阶结构实现低压高性能。

0.5V供电的分数N频率合成器，采用两点调制技术实现2-Mb/s GFSK调制

提出一种采用改进时钟方案的10 MS/s 11位算法ADC，具有0.19 mm²面积和低功耗。

一款采用盲LMS校准算法的12位200MHz流水线ADC，用于校正电容失配和运放非线性。

本文提出了一种基于双调谐电流驱动变压器负载的多频段CMOS VCO。

一种用于眼动追踪的智能图像传感器，采用像素级模拟图像处理技术。

一款20 GS/s 5位SiGe BiCMOS双奈奎斯特闪存ADC，采样能力高达35 GS/s。

本文提出了一种宽范围高分辨率的全数字延迟锁定环，具有低抖动和快速锁定时间。

130 nm CMOS工艺下，Class-G电源调制器与Class-E功率放大器结合，优化非线性PA的功耗。

提出一种基于差分斜坡的65 dB线性VGA技术，适用于65 nm CMOS工艺。

本文提出了一种采用自适应输入共模偏置控制的第五阶Gm-C连续时间ΔΣ调制器，具有工艺不敏感性。

提出一种全数字片上技术，用于测量FET电流的局部随机变化。

提出一种新型电容和运放共享技术，实现低功耗流水线ADC设计。

一种用于液晶显示驱动器的低功耗可扩展DAC架构

一款适用于多模式无线接收器的宽调谐范围G109C滤波器

提出一种基于PLL的宽带G/FSK发射机架构，数据速率不受PLL带宽限制。

一款用于软件定义无线电的可重构CMOS模拟基带芯片，支持多种滤波器特性。

提出一种用于多相时钟生成的低抖动、高相位精度的分布式DLL，工作频率8-10GHz。

提出一种用于16分数N分频PLL时钟发生器的FIR嵌入式噪声滤波方法，有效抑制带外量化噪声并改善短期抖动性能。

一款可植入的64通道无线微系统，用于单神经元记录。

提出一种在Verilog-A中实现双极晶体管超额相位建模的新方法，保持幅度响应恒定。

提出一种具有快速参考跟踪和电荷回收技术的高效RGB LED驱动器，用于笔记本计算机的彩色顺序显示。

提出一种采用多字ECC和行虚拟地技术的低功耗SRAM架构，显著降低能耗并提升速度。

设计高效宽带射频极性发射器，采用包络跟踪技术

提出一种基于周期性和Floquet定理的精确电磁仿真方法，优化65nm CMOS中的低损耗传输线设计。

该论文未提供摘要，无法生成概要。

提出一种新型逻辑电路，可在制造后调节晶体管阈值电压，优化能耗与性能。

本文探讨了利用双面接触技术改进射频/微波硅器件性能的方法。

2008年IEEE Bipolar/BiCMOS电路与技术会议论文精选集介绍。

通过联合偏置电源和控制电压，提出了一种最小化CMOS环形振荡器电源敏感性的方法。

IEEE JSSC期刊宣布新副编辑的任命及其专业背景

2009年IEEE JSSC期刊关于Bipolar/BiCMOS电路与技术的专题论文集合

提出一种基于折叠共源共栅放大器的回收放大器架构，显著提升性能。

采用Si和III-V技术优势的差分放大器，在晶圆级异质集成工艺中实现高性能。

该论文介绍了一种基于时间编码量化器的连续时间ADC设计，采用创新的Sigma-Delta架构，显著减小了面积并提高了能效。

提出一种动态偏置技术，实现0.6V低电压下89dB动态范围的五阶切比雪夫低通滤波器。

一种无需复杂模拟功能的对数流水线ADC，实现高动态范围和低功耗

本文提出了一种自补偿差分跨阻放大器设计，结合差分传感和自举技术，有效减少光电二极管和ESD保护电路的负载效应。

采用43GHz收发器和键合线天线的6Gbps无线芯片间数据链路

该论文报道了一种在低温下实现超低噪声和高输出功率的GaN HEMT功率放大器。

提出一种基于电感负载驻波振荡器的高频时钟分布网络，实现低偏斜、低抖动和低功耗。

本文介绍了一种基于粗-细时间数字转换器的低噪声宽带数字锁相环设计。

基于GaN on SiC HEMT技术的宽带功率放大器MMIC设计，适用于电子战系统。

一种用于移动WiMAX应用的自适应阻塞抑制连续时间61 ADC

提出一种活动触发的高动态范围CMOS成像传感器，具有低失真和高线性度。

采用全数字RF信号生成器，通过高速ΔΣ调制实现移动通信终端的发射器设计

分析并优化窄带直接转换接收机中的电流驱动无源混频器性能

本文提出了一种用于微功率热电发电机的电容式电源管理电路，优化了电荷泵的级数以提升效率。

提出一种紧凑低功耗阻抗数字转换器，用于生物传感器阵列微系统。

本文探讨了在毫米波频率下高效功率放大的CMOS设计方法，重点介绍了变压器耦合功率放大器的设计。

该论文更正了Wienbridge振荡器的相位噪声比较错误，并修正了参考文献中的打字错误。

采用GaAs HVHBT技术的WCDMA基站放大器，通过包络跟踪和数字预失真实现高效率和线性。

本文介绍了一种在130纳米CMOS工艺中集成光电二极管的高速光学接收器设计。

通过间歇操作方案降低UWB-IR接收器功耗60%，保持灵敏度不变。

IEEE化合物半导体集成电路研讨会展示GaAs、InP等半导体技术突破。

通过嵌套背景校准技术消除输入SHA的12位流水线ADC，实现低功耗高性能。

本文提出了一种新型噪声整形增益滤波技术，用于实现面积高效、低噪声的集成接收器滤波器。

该期刊聚焦于半导体集成电路技术，特别是GaAs和GaN HEMT在高效率功率放大器中的应用。

提出一种自适应调整SRAM宏最小电压的低功耗方案，支持温度范围至125°C。

本文介绍了一种中心频率80 GHz、调谐范围24.5 GHz的SiGe毫米波VCO。

提出了一种基于伪差分信号的6 Gb/s/pin DRAM接口收发器，解决了传统单端信号的噪声问题。

一款用于无线体域网的双模基带收发器芯片组，支持多用户共存和高数据率传输。

该论文提出了一种低功耗H.264/AVC视频解码器设计，通过架构优化实现720p视频解码，功耗仅为1.8mW。

本文介绍了一种无需校准的6位1GS/s双通道两步ADC，采用0.13μm CMOS工艺实现低功耗高性能。

提出一种10位500MS/s低功耗CMOS ADC，采用数字前台校准技术，实现高精度和低功耗。

采用新型技术的5位量化器二阶Sigma Delta调制器，实现107.4 dB SNR和1-PPM THD。

集成容错网络开关的近场耦合收发器，用于可穿戴体域网。

45nm CMOS SOI技术实现的高带宽电源抑制时钟发生器

介绍了一种15 GHz全数字扩频时钟发生器，采用0.18μm CMOS工艺，降低电磁干扰和抖动。

提出了一种基于串联电感匹配网络的电阻反馈低噪声放大器，具有低噪声和高增益特性。

24 GHz低功耗第六阶RF带通16转换器在CMOS中的实现

通过发射端数据时序控制补偿微带线间串扰引起的抖动

一种在0.18微米CMOS工艺中实现的6位高数字闪存ADC，采用比较器冗余和可重构性提高线性度。

本文介绍了一种基于循环时间域逐次逼近法的CMOS时间数字转换器，适用于激光测距等应用。

基于延迟锁定环的高频多相DC-DC降压转换器同步方案

提出一种混合杂散补偿技术的有限模数分数-N锁相环，实现低杂散和高分辨率。

一款基于16位接口的微功耗ASIC，用于3轴电容式微加速度计

开发了一款用于移动多媒体应用的低功耗高性能八核媒体处理器。

提出一种65nm CMOS工艺下可重构8T超动态电压可调SRAM，支持250mV至1.2V宽电压范围操作。

130nm CMOS工艺下全集成802.11a/b/g三模世界频段SOC芯片

提出一种用于精确测量MOS晶体管亚阈值电流的阵列结构，采用LCS和PES技术及MCC数据处理方法。

设计了一种8通道、每通道5Gb/s的并行接收器，采用协作定时恢复技术，无需转发时钟。

提出一种边缘缺失补偿器（EMC）的PLL设计，实现快速频率跳变和宽锁定范围。

一篇关于5.8-Gbps/pin单向差分I/O在DRAM应用中的BER测量的研究论文。

设计了一种770MHz、70mW的8位子范围ADC，采用参考电压预充电架构。

无摘要信息

论文更正了图21的错误，并提供了正确的测量结果图。

开发了一种用于UHF RFID的高效CMOS整流器电路，采用差分驱动结构，显著提高了功率转换效率。

2008年亚洲固态电路会议（A-SSCC'08）精选论文介绍，聚焦数字融合与半导体技术。

45纳米CMOS工艺中大规模SRAM读写稳定性表征方法研究

提出一种低相位噪声的差分门极-源极反馈Colpitts CMOS振荡器，具有更低的启动电流和更好的相位噪声性能。

该期刊包含多篇关于低功耗、高性能射频和数字电路设计的论文。

一种减少纹波电流的电路设计，通过电流镜技术有效抑制电荷泵产生的纹波。

提出一种基于无源RC带通滤波器的2.5 GHz压控振荡器，改善了抖动性能。

提出一种基于ROM的低功耗16位乘法器设计，相比传统阵列乘法器功耗降低40%。

2009年IEEE固态电路期刊索引，涵盖作者和主题索引。

一种65nm CMOS工艺下10Gbps低功耗串行IO，采用DFE-IIR均衡技术。

一款采用跟踪保持型线性相位检测器和电荷再分配调制器的10Gb/s接收器

本文介绍了一种用于微处理器核心的32nm CMOS温度传感器，具有高精度和低功耗。

一种高效能双频段体域网收发器，支持30-70MHz体信道通信和402-405MHz医疗植入通信。

65nm CMOS工艺下实现的12位2.9GS/s电流导向DAC，高频性能优异。

一种基于零交叉技术的12位50MS/s全差分流水线ADC，具有高能效和鲁棒性。

提出一种采用数字谐波失真校正技术的130mW 100MS/s流水线ADC，实现69dB SNDR。

65nm CMOS工艺下实现的150 GHz放大器，增益8.2 dB，带宽27 GHz。

一款16位125MS/s低功耗流水线ADC，采用0.18μm CMOS工艺，具有数字校准和抖动功能。

提出一种新型统一折叠插值ADC架构，通过递归使用前一折叠级作为后续级的粗通道，简化高分辨率扩展。

一款6 GHz Type-I分数分频PLL，采用噪声消除DAC和离散时间采样保持环路滤波器，带宽1 MHz。

本文展示了一种45nm CMOS工艺下的2mm²/50核心面积的0.1-5GHz软件定义无线电接收机。

20Gb/s全速率时钟数据恢复电路，采用混频型线性相位检测器和自动频率锁定技术。

开发了一种2.0 Gb/s时钟嵌入式接口Advanced-PPmL™，用于LCD驱动器的高速数据传输和传输介质面积减小。

一种新型D类放大器，采用BD调制技术实现无滤波器操作并降低辐射。

一款4通道1.25-10.3 Gb/s背板收发器宏，采用自适应线性均衡器和1-tap DFE接收器。

采用65nm CMOS工艺实现的40 Gb/s全集成收发芯片组，具有低功耗和优异抖动性能。

一种基于TDC的全数字校准475GHz分数分频器，抑制输出杂散。

65nm CMOS工艺的无电感三频段WiMedia UWB物理层芯片，支持全TFC码和DAA功能。

探索在连续时间ADC中使用VCO积分器和量化器，实现高SNR/SNDR性能

本文介绍了一种低功耗60 GHz收发器，集成RF、LO、PLL和基带信号路径，采用90 nm CMOS工艺。

一种适用于低光成像的电荷倍增CMOS图像传感器，实现了高效信号倍增和低噪声。

提出一种斩波电流反馈仪表放大器，用于高精度热敏电阻桥接口，具有极低噪声和高共模抑制比。

一款用于4G WiMAX的全集成双模高线性24 GHz CMOS功率放大器

本文介绍了一种低功耗、低EVM的无SAW滤波器WCDMA发射机，采用直接正交电压调制技术。

一种低噪声子采样PLL，消除分频器噪声并降低PDCP噪声

提出一种用于LCD数据驱动的分段线性10位DAC，采用漏极电流调制插值法，提升非线性液晶特性下的有效分辨率。

65nm CMOS工艺下实现支持40Gbs和双20Gbs输出的串行器芯片。

首款双频毫米波收发器芯片，用于汽车雷达，支持22-29GHz和77-81GHz频段。

一款用于无线分时监测大脑化学和电神经活动的低功耗4通道集成电路。

一种无线无电池的10位植入式血压监测微系统，用于实验室小鼠的实时血压监测。

65nm CMOS嵌入式双调谐器，支持DOCSIS 3.0，无需外部组件或SAW滤波器。

提出一种新型功率混频器阵列，用于非恒定包络信号的高效功率生成。

2009年IEEE JSSC特刊聚焦固态电路会议，涵盖放大器、合成器、PLL、DAC等高性能电路设计。

无摘要提供，无法生成概要

提出一种抗带外干扰的软件定义无线电接收器，采用数字增强技术提高鲁棒性。

2009年IEEE国际固态电路会议精选论文特刊，涵盖模拟、数据转换器、RF等多个领域的高质量研究。

介绍两种低功耗高效率的D类音频功率放大器设计。

采用伪连续时间读出技术的2轴微陀螺接口电路，减小芯片面积并降低噪声。

本文介绍了两种W波段CMOS放大器，分别采用传统共面波导和慢波屏蔽波导，展示了慢波屏蔽在高频高性能中的优势。