← 返回 JSSC 论文列表JSSC 2009第12期Clocking & PLLs0.5μm
Low-Power High-Efficiency Class D Audio Power Amplifiers
介绍两种低功耗高效率的D类音频功率放大器设计。
0.5μm CMOS, 2.7V, 250mW, 89/90%效率, 0.02/0.03% THD+N
D类放大器低功耗高效率滑动模式控制音频功率放大器
▸创新点1：采用无时钟模拟设计，通过消除传统架构中的时钟信号生成电路，显著降低了静态功耗（小于传统架构的十分之一），同时保持了89/90%的高效率和0.02/0.03%的低THD+N。
▸创新点2：基于滞回滑动模式控制器（hysteretic sliding mode controller），避免了传统架构中复杂的高线性三角载波信号生成，简化了电路结构并提高了系统稳定性。
▸创新点3：提出两种调制方案（二进制调制BMA和三级调制TMA），通过灵活的调制策略优化了功率效率和线性度，实现了250mW输出功率和75dB以上的电源抑制比（PSRR）。
▸创新点4：采用0.5μm CMOS工艺实现紧凑设计（面积小于1.5mm²），在单2.7V电源下工作，兼具高集成度和低功耗特性，适用于便携式音频设备。
Abstract
The architecture, design, and implementation of
two clock-free analog class D audio power amplifiers using 0.5
m CMOS standard technology are introduced. The amplifiers
are designed to consume significantly less power than former
implementations. Both designs operate with a 2.7 V single voltage
supply and deliver a maximum output power of 250 mW into an
8
/10speaker. The two class-D amplifiers are based on a hysteretic
sliding mode controller, which avoids the complex task of gener-
ating the highly