← 返回 JSSC 论文列表JSSC 2009第8期RF & Wireless65nm
A Zero-IF 60 GHz 65 nm CMOS Transceiver With Direct BPSK Modulation Demonstratin
65nm CMOS工艺的60GHz零中频收发器，支持直接BPSK调制，适用于低功耗多千兆位无线链路。
65nm CMOS, 1.2V/1.0V, 6 Gb/s, 374 mW/232 mW
60GHz零中频直接BPSK调制CMOS收发器毫米波
▸创新点1：直接调制零中频架构（系统创新） - 该论文提出了一种无需上变频的零中频发射机架构，直接在60 GHz频段进行BPSK调制，显著降低了系统复杂度和功耗，支持55-65 GHz频段内超过6 Gb/s的数据传输速率。
▸创新点2：单高频晶体管拓扑结构（电路创新） - 所有电路模块采用仅含单个高频晶体管的低电压拓扑结构，工作电压低于1.0 V，具有优异的可扩展性，适用于45 nm至22 nm的未来CMOS工艺节点。
▸创新点3：宽频带高性能收发器（系统创新） - 在65 nm CMOS工艺中实现了集成接收机（14.7 dB增益，5.6 dB噪声系数）、LO分配树和69 GHz静态分频器的完整收发器，在1-6 Gb/s速率下验证了2米无线链路性能。
▸创新点4：工艺变化鲁棒性研究（方法创新） - 通过对慢速、典型和快速工艺角下晶体管、LNA和接收机的测量，提供了60 GHz射频电路的制造可行性分析，确保了设计在实际生产中的可靠性。
Abstract
nk
Alexander Tomkins, Student Member , IEEE , Ricardo Andres Aroca, Takuji Y amamoto,
Sean T. Nicolson, Member , IEEE, Y oshiyasu Doi, and Sorin P . V oinigescu, Senior Member , IEEE
Abstract—This paper presents a directly modulated, 60 GHz
zero-IF transceiver architecture suitable for single-carrier ,
low-power, multi-gigabit wireless links in nanoscale CMOS
technologies. This mm-wave front end architecture requires no
upconversion of the baseband signals in the transmitter and
no analog-to-dig