← 返回 JSSC 论文列表JSSC 2009第2期RF & Wireless0.18μm CMOS
A 31 GHz80 GHz Single-Chip Transceiver for MB-OFDM UWB in 018-22m CMOS Process
本文介绍了一种用于MB-OFDM UWB系统的3.1 GHz至8.0 GHz全集成双转换零中频CMOS收发器设计。
接收机最大S11为13 dB，最大噪声系数为8.25 dB，带内IIP3优于13.7 dBm，可变增益范围为25.3至84.0 dB
超宽带双转换零中频CMOS收发器MB-OFDM
▸创新点1：全集成双转换零中频架构 - 该方法创新通过双转换零中频设计实现了从3.1 GHz到8.0 GHz的宽带信号处理，显著降低了系统复杂度并提高了集成度，支持9波段MB-OFDM UWB系统。接收机最大S11为13 dB，噪声系数（NF）最大8.25 dB，IIP3优于13.7 dBm。
▸创新点2：可变增益宽带LNA - 该电路创新通过可变增益设计实现了25.3 dB至84.0 dB的动态范围优化，适应不同信号强度环境，同时保持低噪声和高线性度，提升了接收机的整体性能。
▸创新点3：快速稳定的频率合成器 - 该系统创新通过快速稳定的频率合成技术，确保了高频信号的精确生成和快速锁定，支持多波段切换和高数据速率传输，为UWB系统提供了可靠的本地振荡信号。
▸创新点4：IQ ADC和DAC集成 - 该集成创新将IQ路径的ADC和DAC整合到单一芯片中，实现了IQ路径增益和相位失配的优化（增益失配0.8 dB，相位失配4度），提升了信号处理的精度和系统的整体性能。
Abstract
en, Tatfu Chan, and Howard C. Luong , Senior Member, IEEE
Abstract—This paper presents the design and integration of a
fully-integrated dual-conversion zero-IF2 CMOS transceiver for
9-band MB-OFDM UWB systems from 3.1 GHz to 8.0 GHz. The
transceiver integrates all building blocks including a variable-gain
wideband LNA, a single combined mixer for both RF down-con-
version in RX and up-conversion in TX, a fast-settling frequency
synthesizer, and IQ ADCs and DACs. Fabricated in a standard
0.18-
m