← 返回 JSSC 论文列表JSSC 2009第1期Memory45nm
A Fully Performance Compatible 45 nm 4-Gigabit Three Dimensional Double-Stacked
45纳米三维双层堆叠4Gb多级单元NAND闪存，采用共享位线结构和硅层专用解码器技术
0.0021μm²/bit单元面积，2.5MB/s编程吞吐量，2kB页大小
三维堆叠NAND闪存共享位线硅层解码器多层存储
▸创新点1：三维双层堆叠技术（方法创新）- 采用单晶硅层堆叠技术，成功开发了45纳米浮栅CMOS工艺的三维双层堆叠4Gb多级单元NAND闪存，显著提升了存储密度和集成度。
▸创新点2：共享位线架构（电路创新）- 设计了共享位线架构，减少了布线复杂度，优化了信号传输路径，实现了与传统平面器件完全兼容的性能，提升了存储器的整体效率。
▸创新点3：硅层专用解码器（系统创新）- 开发了硅层专用解码器，针对三维堆叠结构进行了优化，确保各层数据的快速访问和控制，提高了系统的响应速度和可靠性。
▸创新点4：硅层补偿控制方案（系统创新）- 引入了硅层补偿控制方案，有效解决了三维堆叠结构中各层间的性能差异问题，确保了器件的一致性和稳定性，同时实现了2.5 MB/s的编程吞吐量。
Abstract
ne Structure
Ki-Tae Park, Myounggon Kang, Soonwook Hwang, Doogon Kim, Hoosung Cho, Y oungwook Jeong, Y ong-Il Seo,
Jaehoon Jang, Han-Soo Kim, Y eong-Taek Lee, Soon-Moon Jung, and Changhyun Kim , Senior Member , IEEE
Abstract—A 3-dimensional double stacked 4 Giga-bit multi-level
cell NAND flash memory device with shared bitline structure
have successfully developed. The device is fabricated by 45 nm
floating-gate CMOS and single-crystal Si layer stacking tech-
nologies. To support fully compatible