← 返回 JSSC 论文列表JSSC 2009第2期Analog Circuits0.13-μm CMOS
Analysis and Design of an Integrated Notch Filter for the Rejection of Interfere
设计用于UWB前端中抑制5-6GHz干扰的集成陷波滤波器
35 dB衰减, 900 MHz调谐范围, 30%额外功耗, 25 dB转换增益, 6.2 dB噪声系数, 32 mW功耗
陷波滤波器UWB干扰抑制低噪声放大器CMOS
▸集成第四阶陷波滤波器：该论文提出了一种在0.13微米CMOS工艺中实现的四阶陷波滤波器，专门用于抑制5-6 GHz频段的干扰，适用于UWB前端。其创新在于通过高阶设计实现了超过35 dB的衰减，同时保持了较低的功耗（仅增加LNA功耗的30%）。
▸自动调谐和校准算法：论文开发了一种创新的自动调谐和校准算法，能够动态调整滤波器参数以适应不同的工作条件。这一系统级创新显著提高了滤波器的实用性和可靠性，特别是在面对频率漂移或工艺变化时。
▸低噪声放大器与滤波器集成设计：该研究将陷波滤波器与低噪声放大器（LNA）集成在一个模拟前端中，实现了紧凑的系统设计。这种电路创新不仅节省了面积，还优化了整体性能（噪声系数低于6.2 dB，转换增益25 dB/通道）。
▸高性能前端系统：完整的前端系统展示了卓越的线性度（IIP3 >13.2 dBm）和抗干扰能力（带外阻塞压缩增益降低至少6 dB），同时功耗仅为32 mW。这一系统级创新为UWB应用提供了实用的解决方案。
Abstract
E, Andrea Bevilacqua , Member , IEEE, Christoph Sandner , Member , IEEE,
Marc Tiebout, Member , IEEE, Andrea Gerosa , Senior Member , IEEE, and Andrea Neviani , Member , IEEE
Abstract—A 0.13-
m CMOS fourth-order notch filter for the re-
jection of the 5–6 GHz interference in UWB front-ends is reported.
The filter is integrated into an analog front-end for Mode #1 UWB.
A thorough analysis based on a simplified model of the filter is car-
ried out. An algorithm for the automatic tuning and calibratio