← 返回 JSSC 论文列表JSSC 2009第5期Digital Circuits90nmNeural Network Accelerator
60 GHz CMOS Amplifiers Using Transformer- Coupling and Artificial Dielectric Diffe
本文介绍了一种基于90nm CMOS工艺的60 GHz变压器耦合和人工介质差分放大器。
90nm CMOS, 1.2V, 15dB增益, 12dBm输出功率, 14% PAE
60 GHzCMOS放大器变压器耦合人工介质功率放大器
▸创新点1：变压器耦合设计（方法创新） - 采用片上变压器集成偏置、稳定性和输入/级间匹配网络，显著简化电路结构并提升性能。该设计在90 nm CMOS工艺下实现了57-65 GHz频段的高效信号传输，同时减少了传统分立元件带来的寄生效应。
▸创新点2：人工介质条带技术（材料创新） - 通过平衡传输线与人工介质条带的结合，提供基底屏蔽并提高有效介电常数至54，从而大幅缩小芯片面积。这一创新使得三阶功率放大器仅占0.15 mm²，同时保持12 dBm以上的饱和输出功率。
▸创新点3：紧凑型三阶段功率放大器（电路创新） - 在1.2V供电下实现70mA低功耗，同时获得超过15 dB的小信号增益和14%的峰值功率附加效率(PAE)。其多级结构通过变压器耦合优化了级间阻抗匹配，突破了毫米波频段的面积-效率权衡难题。
▸创新点4：可变增益放大器扩展应用（系统创新） - 基于相同技术原理设计的可变增益放大器，实现25 dB峰值增益和8 dB增益调节范围，展示了该架构在毫米波通信系统中的灵活适配能力。
Abstract
57–65 GHz differential and transformer-coupled
power and variable-gain amplifiers using a commercial 90 nm
digital CMOS process are presented. On-chip transformers com-
bine bias, stability and input/interstage matching networks to
enable compact designs. Balanced transmission lines with artifi-
cial dielectric strips provide substrate shielding and increase the
effective dielectric constant up to 54 for further size reduction.
Consequently, the designed three-stage power amplifier occupies
only an