JSSC 2009第8期Memory150nm CMOS + 240nm MRAMEmerging Memory

Nonvolatile Magnetic Flip-Flop for Standby-Power-Free SoCs Noboru Sakimura Tadah

提出一种新型非易失性磁触发器（MFF），用于无待机功耗的SoC设计。

150nm CMOS, 1.5V, 3.5GHz, 500MHz存储操作

非易失性触发器MRAM待机功耗降低SoCCMOS兼容性

▸创新点1：高速存储操作无耐久性限制（电路创新）。该MFF在高速存储操作中表现出色，且无耐久性限制，适用于频繁数据备份的场景，提升了系统的可靠性和寿命。

▸创新点2：与传统CMOS设计高度兼容（系统创新）。MFF无需额外电源线和特殊晶体管，可直接集成到现有CMOS LSI设计中，简化了设计流程并降低了成本。

▸创新点3：无需额外电源线和特殊晶体管（电路创新）。通过优化电路设计，MFF在不增加额外电源线和特殊晶体管的情况下实现了非易失性存储，减少了硬件复杂度和功耗。

▸创新点4：高性能指标验证（系统创新）。SPICE仿真显示MFF的切换频率达到3.5 GHz，存储操作频率为500 MHz，实测333 MHz存储操作无错误，验证了其高性能和可靠性。

Abstract

i Abstract—This paper presents a new nonvolatile magnetic ﬂip-ﬂop (MFF) for standby-power-critical applications. An MFF primitive cell for design libraries has been developed using 150 nm, 1.5 V CMOS and 240 nm MRAM processes. It has advantages over other nonvolatile ﬂip-ﬂops in high-speed store operations without endurance limitations. It also has high design compati- bility with conventional CMOS LSI designs because it does not include any additional power lines and special transistors. A togg