← 返回 JSSC 论文列表JSSC 2009第5期Digital Circuits130nmNeural Network Accelerator
125-GHz Diode Frequency Doubler in 013-22m CMOS Chuying Mao Student Member IEEE
首款CMOS工艺毫米波肖特基二极管倍频器，实现125GHz频率倍增
130nm CMOS, 125GHz, 10-dB转换损耗, 1.5-dBm输出功率
毫米波频率倍增器肖特基二极管CMOS太赫兹
▸创新点1：首次在CMOS工艺中实现肖特基二极管倍频器，突破了传统III-V半导体工艺的限制，展示了CMOS技术在太赫兹频段的潜力（技术方法创新）。该设计在130nm CMOS工艺下实现125GHz输出频率，并达到10dB转换损耗和1.5dBm输出功率的性能指标。
▸创新点2：采用平衡拓扑结构设计，通过双并联肖特基二极管架构显著改善谐波抑制能力（电路结构创新）。实测数据显示在61-66GHz输入范围内，对基波信号的抑制优于12dB，同时输入匹配保持在10dB以上。
▸创新点3：工作频率突破至太赫兹范围，验证了CMOS工艺实现300GHz以上倍频器的可行性（系统级创新）。通过优化肖特基二极管截止频率（>1THz）和击穿电压（10V），为未来太赫兹成像和光谱系统的低成本集成化奠定基础。
▸创新点4：提出基于标准CMOS工艺的肖特基二极管建模方法，为高频非线性器件设计提供可扩展的建模框架（工艺协同创新）。该模型成功预测了二极管在毫米波至太赫兹频段的非线性特性，支持电路仿真与实测结果的高度吻合。
Abstract
ankaran, Student Member , IEEE, Eunyoung Seok, and Kenneth K. O , Senior Member , IEEE
Abstract—The first mm-wave Schottky diode frequency doubler
fabricated in CMOS is demonstrated. The doubler built in 130-nm
CMOS uses a balanced topology with two shunt Schottky barrier
diodes, and exhibits
10-dB conversion loss as well as
1.5-dBm
output power at 125 GHz. The input matching is better than
10 dB from 61 to 66 GHz. The rejection of fundamental signal
at output is greater than 12 dB for input fre