← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2009第11期Memory65nmSRAM

A Reconfigurable 8T Ultra-Dynamic V oltage Scalable (U-DVS) SRAM in 65 nm CMOS Mahmut E. Sinangil , Student Member , IEEE , Naveen V erma, Student Member , IEEE

提出一种65nm CMOS工艺下可重构8T超动态电压可调SRAM，支持250mV至1.2V宽电压范围操作。
65nm CMOS, 250mV至1.2V, 64kb SRAM
可重构SRAM动态电压调节低电压操作写辅助电路感应放大器
▸创新点1：可重构辅助电路设计（方法创新） - 通过硬件可重构性实现电路在不同电压范围（亚阈值和超阈值）下的自适应调整，解决了低电压操作需要辅助电路而高电压性能受影响的问题，支持250 mV至1.2 V的宽电压范围操作。
▸创新点2：三种写辅助方案选择性启用（电路创新） - 提供动态选择的写辅助方案（如负位线电压、字线升压等），确保在极低电压（250 mV）下写入功能正常，同时避免高电压下的功耗开销，优化能效比。
▸创新点3：两种感应放大器优化感应延迟（电路创新） - 针对不同电压范围设计专用感应放大器（如亚阈值下的高灵敏度结构和超阈值下的高速结构），最小化全电压范围（20 kHz至200 MHz）的读取延迟，提升整体性能。
▸创新点4：超动态电压缩放（U-DVS）系统架构（系统创新） - 整合可重构电路与多模式辅助技术，实现泄漏功耗降低50倍以上，并在0.4 V达到0.1 pJ/bit/access的最低能量点，显著提升能效。
Abstract
veen V erma, Student Member , IEEE , and Anantha P . Chandrakasan, Fellow, IEEE Abstract—In modern ICs, the trend of integrating more on-chip memories on a die has led SRAMs to account for a large frac- tion of total area and energy of a chip. Therefore, designing memories with dynamic voltage scaling (DVS) capability is im- portant since significant active as well as leakage power savings can be achieved by voltage scaling. However, optimizing circuit operation over a large voltage range is not