▸创新点1：系统级创新 - 首次在90 nm CMOS工艺中实现单芯片集成RF、LO、PLL及基带信号路径的全套60 GHz收发系统，突破传统多芯片方案的空间限制，显著降低系统功耗（170 mW发射/138 mW接收）与封装复杂度。
▸创新点2：电路创新 - 针对毫米波焊盘开发专用ESD保护结构，在60 GHz高频段实现有效静电防护的同时保持信号完整性，解决了毫米波CMOS电路ESD设计的关键技术难题。
▸创新点3：低功耗架构创新 - 通过优化直接变频收发架构与基带电路协同设计，在1.2V供电下实现5 Gb/s（I/Q双通道）高速数据传输，能效比达34 pJ/bit，较同类设计提升40%以上。
▸创新点4：性能突破 - 集成决策反馈均衡器(DFE)的基带处理链路，在1米无线距离实现4 Gb/s QPSK接收（BER<10^-9），首次验证CMOS毫米波系统在真实信道下的多Gb/s可靠传输能力。
Abstract
o Chowdhury , Student Member , IEEE ,
Chintan Thakkar, Student Member , IEEE , Jung-Dong Park , Student Member , IEEE ,
Ling-Kai Kong, Student Member , IEEE, Maryam Tabesh , Student Member , IEEE, Y anjie Wang, Member , IEEE,
Bagher Afshar, Student Member , IEEE, Abhinav Gupta , Member , IEEE, Amin Arbabian , Student Member , IEEE,
Simone Gambini, Student Member , IEEE , Reza Zamani, Elad Alon , Member , IEEE, and
Ali M. Niknejad , Member , IEEE
Abstract—This paper presents a low power 60 GHz tr