JSSC 2009第2期Memory0.13μmSRAM

An Energy Efﬁcient 40 Kb SRAM Module With Extended ReadWrite Noise Margin in 013

提出一种具有扩展读写噪声容限的低泄漏电流、高能效SRAM模块

0.13μm CMOS, 100MHz, <1mW, 0.4V, 27pA泄漏电流

SRAM噪声容限低功耗设计亚阈值操作动态数据稳定性

▸分段虚拟接地架构（方法创新）：通过动态数据稳定性标准引入分段虚拟接地技术，显著降低非选中段的漏电流，实现全模块亚阈值操作（除选中段外），漏电流低至27 pA（0.4 V单元），提升28%的噪声容限。

▸新型SRAM单元操作模式（电路创新）：提出仅对选中列位线放电的操作模式，结合反向体偏置技术，在非访问时段将晶体管漏电流抑制到pA级，同时支持100 MHz高频操作，整体功耗低于1 mW。

▸动态稳定性增强技术（系统创新）：通过分别控制单元访问时间和供电电压，在读写操作中双重优化单元稳定性，实测显示亚阈值访问时噪声容限提升28%，解决了低电压下随机掺杂波动（RDF）对数据稳定性的威胁。

▸能效优化设计（系统创新）：采用0.13μm CMOS工艺实现2048×20位eSRAM单元，在亚阈值区域实现能量高效运作，动态功耗与静态漏电同步优化，适用于植入式设备等超低功耗场景。

Abstract

E, and Manoj Sachdev , Senior Member , IEEE Abstract—Based on the dynamic criteria for data stability, we in- troduce segmented virtual grounding architecture with extended read, write noise margin to realize a low leakage current, energy efﬁcient SRAM module. The architecture offers subthreshold op- eration for the entire module, except for the selected segments. In addition, a new operational mode for the SRAM cell is introduced which allows only the bitlines of the selected columns to be dis-