← 返回 JSSC 论文列表JSSC 2009第1期Clocking & PLLs
A Resonant Global Clock Distribution for the Cell Broadband Engine Processor
该论文展示了在Cell Broadband Engine处理器中采用谐振全局时钟分布技术，实现了显著的功耗节省和性能提升。
20%时钟频率范围内功耗节省，4 GHz时节省6-8瓦特
谐振时钟时钟分布功耗节省Cell Broadband Engine高性能处理器
▸创新点1：谐振时钟分布技术（方法创新）。通过引入LC谐振电路，显著降低了全局时钟网络的功耗，并在4 GHz频率下实现了6-8瓦的功耗节省。
▸创新点2：能量循环利用（电路创新）。利用LC谐振网络在每个时钟周期内回收能量，减少了时钟节点的充电能耗，从而大幅降低了整体功耗。
▸创新点3：降低时钟分布延迟（系统创新）。谐振时钟技术有效减少了时钟分布延迟，提升了处理器的时序性能，使其能够在更低的供电电压下运行。
▸创新点4：过滤非周期性噪声（电路创新）。谐振时钟网络通过其固有的滤波特性，有效抑制了非周期性噪声，减少了时钟抖动，提高了系统的稳定性。
▸创新点5：大规模产品级应用验证（系统创新）。通过在Cell Broadband Engine处理器中成功应用谐振时钟技术，验证了该技术在大规模高性能芯片中的可行性和有效性。
Abstract
mber , IEEE, Thomas J. Bucelot, John S. Liberty,
Stephen Weitzel, John M. Keaty, Brian Flachs, Richard V olant, Peter Kapusta, and Jeffrey S. Zimmerman
Abstract—Resonant clock distributions have the potential to
save power by recycling energy from cycle-to-cycle while at
the same time improving performance by reducing the clock
distribution latency and filtering out non-periodic noise. While
these features have been successfully demonstrated in several
small-scale experiments, there remained a nu