JSSC 2009第12期Data Converters0.13μm CMOS

A 78 dB SNDR 87 mW 20 MHz Bandwidth Continuous-Time 16ADC With VCO-Based Integra

探索在连续时间ADC中使用VCO积分器和量化器，实现高SNR/SNDR性能

78 dB SNDR, 87 mW, 20 MHz带宽

VCOADC连续时间噪声整形CMOS

▸创新点1：采用VCO-based积分器和量化器结构，通过显式利用振荡器的输出相位而非仅频率，解决了早期VCO-based ADC中信号失真的关键问题，显著提升了SNR/SNDR性能（81.2/78.1 dB）。这是电路架构层面的创新。

▸创新点2：提出了一种新型的VCO-based积分器和量化器组合方案，仅需三个基于运放的积分器即可实现四阶噪声整形，降低了系统复杂度并节省了功耗（87 mW@1.5V）。这是系统级拓扑结构的创新。

▸创新点3：在0.13μm CMOS工艺下实现20MHz带宽的高性能ADC，通过优化VCO相位处理技术，在0.45mm²的紧凑面积内同时达成78dB SNDR和低功耗特性，展现了工艺-电路协同设计的创新。

▸创新点4：该结构显著降低抗混叠滤波需求（如摘要所述），适用于多标准无线接收机场景，为下一代软件定义无线电提供硬件基础，属于应用场景创新。

Abstract

CMOS Matthew Park and Michael H. Perrott , Senior Member , IEEE Abstract—The use of a VCO-based integrator and quantizer within a continuous-time (CT) /1/6 analog-to-digital converter (ADC) structure is explored, and a custom prototype in a 0.13 m CMOS with a measured performance of 81.2/78.1 dB SNR/SNDR over a 20 MHz bandwidth while consuming 87 mW from a 1.5 V supply and occupying an active area of 0.45 mm /50demonstrated. A key innovation is the explicit use of the oscillator’s output phase