2012

本文回顾了闪存技术在过去二十四年间通过19代技术缩放超越摩尔定律的发展历程，阐述了NAND闪存、系统闪存和多级单元（MLC）如何奠定250亿美元闪存产业的基础，并分析了闪存对消费电子和移动计算领域的颠覆性影响。

本文探讨了半导体技术在应对全球能源挑战中的关键作用，分析了照明、电机、电源管理等领域的节能潜力，并展望了未来发展方向。

本文是ISSCC 2012的全体大会演讲，回顾了经济危机对绿色能源发展的推动作用，并展望了节能技术在各行业（能源、计算机、通信、消费电子、汽车、医疗等）的渗透趋势。

本文展望了未来十年硅和系统开发的可持续性，指出摩尔定律将继续推动晶体管集成度翻倍和功耗降低，从而为新型架构提供充足晶体管，实现始终在线、始终连接的个性化计算平台，覆盖从手持设备到服务器的全范围。

本文提出了一种在22nm CMOS工艺下实现的280mV至1.1V宽电压工作、256位可重构SIMD向量置换引擎，通过32条目×256b多端口寄存器文件和256b字节任意置换交叉开关，支持二维shuffle操作，解决了高性能处理器中向量数据重排的高吞吐量和能效问题。

该论文提出了一种基于电容驱动的源同步串行片上链路，解决了多核MPSoC中全局通信的高带宽、低功耗和同步问题。在65nm CMOS工艺上实现了90Gb/s的数据传输速率，传输距离达6mm。

该论文提出了一种在32nm CMOS工艺下、工作频率1.45GHz的可变精度浮点融合乘加单元，能够在52至162GFLOPS/W的能效范围内运行。通过引入实时确定性跟踪技术，该单元在低精度模式下实现高能效，同时在高精度模式下保持准确性，解决了传统浮点单元在精度与能效之间无法动态平衡的问题。

该论文提出了一种在32nm CMOS工艺下实现的2.05GVertices/s、151mW的照明加速器，用于3D图形顶点和像素着色中的高性能照明计算。通过硬件加速单周期吞吐量的照明计算，显著提升了几何渲染的能效和性能。

本文介绍了一种3D系统原型，通过将eDRAM缓存层堆叠在处理器逻辑层之上，并利用硅通孔（TSV）实现高带宽互连，解决了传统2D集成中互连带宽不足的问题。该原型基于IBM Power7处理器的L3缓存设计，采用45nm CMOS工艺制造。

提出3D-MAPS，一种通过硅通孔（TSV）技术将多核处理器与堆叠存储器集成在一起的3D大规模并行处理器。该芯片首次实现了完整功能的多核处理器与存储器堆叠，解决了3D集成中系统层面实现的关键挑战。

本文提出了一种名为Centip3De的3D堆叠系统，通过近阈值计算（NTC）技术大幅降低功耗，实现了3930 DMIPS/W的高能效，集成了64个ARM Cortex-M3核心，解决了3D集成中功率密度过高的问题。

该论文介绍了K超级计算机的架构，采用超过54.8万个SPARC64 VIIIfx处理器核心，实现了8.162 PetaFLOPS的峰值性能。通过6维Mesh/Torus网络高效互联，解决了大规模并行计算中核心通信和功耗平衡的挑战。

该论文提出了一种用于MEMS加速度计的ΔΣ接口，通过静电弹簧常数调制来抵消键合线电容引起的偏移漂移，从而提升传感器精度。

本文提出一种用于位移传感的电容数字转换器，实现了17位分辨率和20微秒转换时间，满足精密机电系统对亚纳米级动态稳定性的需求。

该论文提出了一种用于MEMS麦克风数字输出的50µW偏置反馈环路，实现了6ms的建立时间。通过低功耗电荷泵和二极管偏置，解决了麦克风偏置的稳定性和功耗问题。

该论文提出了一种用于恶劣环境的谐振无线压力传感系统ASIC，通过消除传感器与IC之间的焊盘和焊线，将两者物理分离在两个腔室中，仅传感器腔室暴露于腐蚀性气体。该系统在-40至150°C温度范围内实现了±2%的误差，解决了传统凝胶保护在腐蚀性气体中可靠性有限的问题。

该论文提出了一种基于硅和二氧化硅中热扩散原理的时间域温度传感器，能够在-70至200°C范围内实现±0.4°C（3σ）的高精度温度测量，解决了传统BJT温度传感器在高温下精度急剧下降的问题。

该论文提出了一种用于MEMS可编程振荡器的温度-数字转换器，实现了优于±0.5ppm的频率稳定性。通过集成温度补偿技术，解决了MEMS振荡器因温度变化导致的频率漂移问题。

该论文提出了一种用于RFID标签的高能效CMOS温度传感器，通过电压校准技术，在-55至125°C的宽温度范围内实现了±0.15°C（3σ）的高精度，同时每次转换仅消耗27nJ能量，相比先前同类传感器能效提升20倍以上。

该论文提出了一种基于BJT的比率式热传感器，采用32nm和22nm先进工艺，用于微处理器中的温度监测和热管理。通过解决传统热传感器在先进工艺下的精度和面积问题，实现了高精度且紧凑的片上温度检测。

该论文介绍了三星的32nm高k金属栅极应用处理器Exynos，集成了双核或四核ARM-v7A架构CPU、2端口DRAM控制器以及多种多媒体加速器和连接模块，旨在满足移动应用的高数据处理吞吐量需求。

该论文设计了一种灵活的MIMO检测解码引擎，旨在支持WiMAX、3GPP-LTE等4G无线标准中的多种操作模式。在65nm CMOS工艺下，实现了335Mb/s的数据速率和3.9mm2的面积，解决了接收端MIMO检测与迭代前向纠错的高复杂度问题。

该论文实现了一个60GHz直接变频收发机，包含完整的4通道模拟和数字基带电路，支持6.3Gb/s数据速率，采用65nm CMOS工艺。解决了60GHz频段高数据速率通信的集成度和功耗问题。

该论文设计了一款面向HD 720p视频流的实时运动目标识别处理器，功耗仅320mW，性能达342GOPS，解决了无人机和移动增强现实等应用中因低灵敏度CMOS传感器导致的运动/相机模糊噪声下的鲁棒识别问题。

该论文提出了一款用于图像识别应用的异构多核SoC，实现了464GOPS的性能和620GOPS/W的能效，解决了实时多目标识别和高能效需求的矛盾。

本文提出一款单芯片H.264/AVC HP/MVC视频解码器，支持8K×4K超高清视频和最多32路HD视点的实时解码（2Gpixel/s吞吐率）。针对视频编码算法中数据依赖性限制硬件并行度的关键挑战，设计了高效架构，实现了超高清和3DTV/FTV应用的实时解码。

本文在22nm三栅极CMOS工艺上实现了4.6GHz、162Mb的高性能SRAM设计。通过集成主动VMIN增强辅助电路，解决了由随机和系统器件变化引起的低电压性能下降问题，显著降低了SRAM的最小工作电压。

该论文提出了一种基于载流子注入方案的6T SRAM，能够精确定位并修复故障，实现了读取速度提升57%和读取功耗降低31%。主要解决了随机变化导致的电压缩放操作裕度下降问题，特别是半选择干扰问题。

本文提出了一种电容耦合字线升压与自感应VCC塌陷技术，用于降低22nm 8T SRAM的写操作最小电压（VMIN），解决了工艺变化导致的写操作困难问题。通过该技术，有效提升了SRAM在宽电压范围内的写可靠性。

该论文提出了一种采用时间共享方案的28nm双端口SRAM，通过规避读干扰实现了360ps的访问时间，解决了高速图像处理中2P-SRAM的读干扰问题。

本文提出了一种高分辨率、低功耗的ΔΣ时间数字转换器（TDC）和Bang-Bang数字锁相环（PLL）。TDC采用时间差累加器实现0.004mm²面积和250µW功耗，PLL使用伪随机数发生器（PRNG）以2.5mW功耗实现0.012mm²面积，解决传统TDC功耗高和模拟电路复杂的问题。

该论文提出了一种1.5GHz、890µW的数字MDLL（乘法延迟锁定环），实现了400fs rms的积分抖动和-55.6dBc的参考杂散。通过数字架构解决了传统数字PLL中带宽折衷导致的TDC量化误差与振荡器相位噪声抑制冲突问题。

该论文提出了一种在90nm CMOS工艺下实现的全数字延迟锁定环（ADDLL），工作频率范围为6.7MHz至1.24GHz，核心面积仅为0.0318mm²。通过创新的电路设计解决了传统模拟DLL在先进工艺下面临的高漏电流、低电源电压等问题，并实现了快速锁定和宽频率范围。

该论文提出了一种无时间数字转换器(TDC)的全数字锁相环(ADPLL)用于移动SoC时钟生成，实现了200至3200MHz的宽频率范围和3mW的低功耗。通过将相位和频率检测完全数字化，解决了传统PLL在可扩展性和低功耗方面的挑战。

该论文提出了一种数字稳定的Type-III锁相环（PLL），采用环形压控振荡器（VCO），在65nm CMOS工艺下实现了1.01psrms的集成抖动。通过粗调路径增加一个原点极点，将传统Type-II PLL转换为Type-III结构，有效降低了由于KVCO增益较大引起的电荷泵和环路滤波器相位噪声贡献，同时保持了宽调谐范围。

该论文提出了一款1k像素CMOS太赫兹相机芯片，实现了25fps的实时成像。通过采用径向对称天线图案和硅片减薄技术，解决了太赫兹成像中的天线效率低和衬底损耗问题。

该论文提出了一种用于60GHz相控阵接收机的4路42.8-49.5GHz本振生成器，并集成了自动相位调谐功能，以解决传统基带调谐算法耗时长的难题。通过自动相位调谐，实现了快速、精确的波束指向控制。

该论文提出在0.13µm标准数字CMOS工艺中利用肖特基势垒二极管实现280GHz和860GHz图像传感器，无需外部透镜即可进行亚毫米波成像。解决了传统太赫兹成像系统成本高、集成度低的问题，给出了噪声等效功率等关键性能指标。

该论文提出了一种基于CMOS工艺的0.28THz 4×4功率生成与波束控制阵列，解决了太赫兹频段低成本、室温工作的问题，实现了太赫兹信号的片上生成和波束扫描。

本文提出一款基于变压器功率合成技术的79GHz功率放大器，采用65nm CMOS工艺实现。在1V供电下达到19.3dBm输出功率，有效解决了毫米波频段高输出功率与低功耗之间的矛盾。

提出了一种基于相位控制的push-push四倍频器，在121-137GHz频段实现9%的功率效率，可用于高频信号源生成。解决了高数据率短距离通信和成像系统中对纯净稳定信号源的需求。

本文提出了一种基于144GHz亚载波SAR相位雷达的3D成像系统，采用65nm CMOS工艺实现，分辨率达到0.76cm。该系统解决了毫米波雷达在短距离高分辨率3D成像中的应用问题，适用于安全筛查和生物医学领域。

该论文提出了一种用于60GHz短距离无线通信的全集成CMOS收发器芯片组，包含带封装天线的RF芯片和集成PHY/MAC层的基带芯片，实现了2.62Gb/s的物理层吞吐量。解决了60GHz频段高速、高能效无线通信的集成度与性能问题。

该论文提出了一种在40nm LP CMOS工艺中实现的57-66GHz低功耗收发器，覆盖IEEE 802.15.3c和802.11ad标准的四个1.76GHz带宽信道，在7Gb/s速率下实现了-17dB的EVM，解决了此前收发器仅能覆盖1-2个信道的局限性。

本文提出了一种在65nm CMOS工艺下实现的5输出单电感降压DC-DC转换器，通过近独立调节技术解决了传统单电感多输出（SIMO）转换器中的交叉调节和低功率密度问题，实现了1.2W/mm2的高功率密度。

该论文提出了一种采用模拟绝对电流滞环控制的单电感五输出DC-DC转换器，用于AMOLED显示器。该方法解决了传统电流模式控制中存在的负载依赖稳定性问题。

该论文提出了一种离线式初级侧调节（PSR）LED灯驱动器，集成了单级功率因数校正（PFC）和TRIAC调光功能。通过利用LED正向电压进行调节，无需次级侧感应电路和光耦隔离器，简化了设计并降低了成本。

提出一种0.18µm CMOS工艺的buck-boost DC-DC转换器，用于LED驱动，支持0.1到2A的宽电流范围，最高效率达91%。通过调节LED端电压来最小化驱动电流源上的压降，从而提升效率。

本文设计并实现了一款宽输入电压范围的开关电容DC-DC转换器，通过优化拓扑和控制策略实现了92%的高效率，解决了传统开关电容转换器效率低、输入范围窄的问题。

该论文提出了一种针对碳化硅（SiC）JFET功率开关的优化驱动电路，解决了传统驱动方案在高频开关下效率受限的问题。通过改进驱动器的拓扑和时序控制，实现了超过99%的转换效率，适用于功率因数校正器和太阳能板等高效能电力转换系统。

该论文提出了一种自适应可重构有源电压倍增器/整流器，用于解决植入式医疗设备在感应式电力传输中因线圈耦合变化导致的接收电压大幅波动问题。通过动态配置电路结构，实现了宽输入范围下的高效整流和电压倍增。

该论文提出了一种基于ΔΣ调制次谐波谐振开关的电压升压无线电力传输系统，通过快速负载跟踪器实现对负载变化的快速响应，解决了传统无线电力传输系统功率控制环路响应较慢的问题。

该论文提出了一款8通道可扩展的脑电图(EEG)采集SoC，集成了患者特定的癫痫发作分类与记录功能。它解决了患者间癫痫模式差异、超低功耗可变动态范围仪器电路与检测处理器的全集成，以及通信开销降低等挑战。

该论文提出了一款用于心理健康监测的非线性HRV-EEG混沌处理器，集成了体信道通信接口。该处理器通过结合心率和脑电信号进行压力检测，实现了259.6µW的超低功耗。

本文提出了一款亚10nA直流平衡的自适应刺激器IC，集成了多模态传感器，用于紧凑型电针系统。该芯片解决了传统电针系统中细针难以连接粗导线、多针电源供给困难的问题，实现了低功耗、直流平衡的刺激输出。

该论文提出了一款无电池、19µW功耗的MICS/ISM频段能量收集身体区域传感器节点SoC，集成了低功耗RF发射器、低压升压电路、亚阈值处理、生物信号前端和动态电源管理，解决了可穿戴健康监测设备的能源自给问题。

该论文提出了一种用于生物遥测应用的多模无线体域网收发器，支持IEEE 802.15.6和蓝牙低功耗标准。通过低功耗设计，在1V电压下仅消耗5mA电流，实现了多种调制方式的高效传输。

本文提出了一种毫米级、完全无线的植入式运动装置，通过结合高效电磁推进和无线功率传输技术，解决了体内运动设备的高功耗和供电难题。该系统利用低频GHz无线功率传输在组织中实现最佳效率，并支持远程控制。

本文提出了一种基于CMOS集成电路与微流控通道的单细胞阻抗流式细胞仪，首次实现了非侵入性、高通量的3D流动单细胞实时分析。通过引入ΔΣ误差校正技术，提高了测量精度，为完整细胞分选器件的构建奠定了基础。

本文提出了一种基于有机晶体管（Pseudo-CMOS）的鞋垫计步器，集成了压电能量收集器和2V数字与模拟电路。解决了有机电路在低电压下实现能量收集和计步功能的问题。

该论文首次在塑料箔上实现了空气稳定的有机电容触摸传感器，设计了1D和2D模拟触摸检测结构，工作频率达1.5kHz，解决了柔性电子中传感器空气稳定性与模拟触摸交互的问题。

该论文提出了一种基于混合有机/溶液处理金属氧化物半导体的HF RFID标签，实现了双向通信。通过集成p型有机和n型金属氧化物晶体管，解决了印刷电子中RFID标签的功耗和性能瓶颈。

本文提出并实现了一种采用非晶铟镓锌氧化物(IGZO)薄膜晶体管(TFT)制造的6位10MS/s电流导引数模转换器(DAC)。该DAC在10MHz带宽内实现了超过30dB的无杂散动态范围(SFDR)，解决了大面积柔性电子中高性能数据转换器设计的挑战。

该论文提出了一种低开销的自修复嵌入式系统，用于60GHz 4Gb/s无线收发器，旨在提高芯片良率和长期可靠性。通过片上自修复机制，系统能够在生产后和运行中自动调整电路参数，补偿工艺偏差和老化效应。

该论文提出了一种用于微型电子鼻的低功耗读出电路，通过应用特定聚合物涂层的谐振器实现了对挥发性有机化合物（VOC）的检测，适用于个性化健康和空气质量监测等应用，从而推动节能建筑的发展。

该论文提出了一种基于FDSOI-CMOS有源像素的超密集甚高频NEMS阵列，用于传感应用。通过将NEMS与CMOS集成，解决了高密度阵列中信号读取和噪声抑制的难题，实现了快速响应和高灵敏度检测。

该论文提出了一款采用30nm工艺、1.2V供电的4Gb DDR4 SDRAM，实现了3.2Gb/s/pin的数据速率。通过双错误检测和PVT容忍的数据获取方案，解决了高速数据传输中的可靠性和时序问题。

该论文提出了一种采用38nm工艺的1.2V 2Gb DDR4 SDRAM，通过引入Bank Group架构、内部参考电压电平(IVREF)和预加重技术，实现了2.4Gb/s/pin的高带宽数据速率，同时保持了低功耗特性，解决了传统工作频率范围受限的问题。

该论文提出了一款采用30nm工艺的1.2V 4Gb LPDDR3 SDRAM，实现了1.6Gb/s/pin的数据速率。通过输入偏斜校准和增强控制方案，解决了移动DRAM在高性能需求下的功耗与速度平衡问题。

该论文采用20nm工艺实现了一款8Gb相变随机存取存储器（PRAM），在1.8V供电电压下实现了40MB/s的编程带宽，解决了高密度非易失存储器的速度瓶颈问题。

本文提出了一种基于DLL的数据自对齐器，用于通过硅通孔（TSV）接口，在283.2µW功耗下实现800Mb/s/pin的数据传输速率，解决了TSV接口中因工艺变化导致的数据时序偏差问题。

本文提出了一种单线双频带（基带+射频）同时双向移动内存I/O接口，在单根传输线上实现8Gb/s/pin的数据速率和4pJ/b/pin的能效，解决了移动设备对高带宽和低功耗的需求。

本文提出一种非接触式内存模块，采用能量均衡的耦合传输线技术，用于多分支总线系统，解决了传统多分支总线中因反射导致的性能退化问题，实现了7Gb/s/link的数据传输速率。

该论文提出了一种基于3.6GHz数字锁相环的20Mb/s相位调制器，通过直接频率调制和两点注入方案实现宽带相位调制，解决了4G无线标准（如WiMAX）对噪声和带宽的苛刻要求。在5mW功耗下实现了-36dB的误差矢量幅度（EVM）。

本文提出了一种低噪声级联分数N锁相环，通过使用参考注入的整数N锁相环产生800MHz低噪声参考，结合Delta-Sigma调制器，实现了-240.3dB的FOM、255fsrms的积分抖动和-53.9dBc的最差分数杂散，功耗仅14.2mW，工作在2.55-3GHz。解决了传统分数N锁相环相位噪声性能差的问题。

本文提出了一种采用40nm CMOS工艺的全数字分数-N频率合成器，无需校准即可实现低相位噪声性能。该合成器仅包含一个LC振荡器作为模拟电路，其余部分全数字实现，解决了传统Bang-Bang全数字PLL相位噪声差的问题。

该论文提出了一种在55nm CMOS工艺中实现的功耗可缩放数字控制振荡器(DCO)，用于GSM/WCDMA频率合成器。通过功耗缩放技术，该DCO能够在36mW和9mW之间切换，同时支持两种不同的通信标准，解决了多模射频前端中振荡器功耗与频段兼容性的问题。

该论文提出了一种用于相位去敏化的限幅与恢复技术，在1.2V 65nm CMOS振荡器中实现了满足GSM和DCS基站及移动台严格相位噪声要求的性能。解决了传统全单片VCO在体CMOS工艺中难以满足蜂窝移动通信系统相位噪声指标的问题。

本文提出了一种32nm CMOS全数字可重构分数分频器，用于多标准SoC无线电中的本地振荡器生成。通过将VCO频率偏移至PA干扰之外，有效解决了VCO拉动问题，同时利用可重构性覆盖WiFi和WiMAX等多个频段，减少了多个VCO或分数分频器带来的复杂性和面积开销。

本文提出一种工作在6.7-9.2GHz的55nm CMOS混合Class-B/Class-C VCO，满足蜂窝发射机对相位噪声的严格要求，特别是GSM和WCDMA标准。通过混合两种工作模式，实现了宽带调谐和低相位噪声。

该论文提出了一种0.3至1.2GHz可调谐的4阶开关gm-C带通滤波器，用于替代可重构接收机中笨重且不可调谐的SAW/BAW滤波器。通过开关gm-C技术实现了>55dB的最终抑制和+2dBm的带外IIP3，解决了片上滤波器调谐范围有限和线性度不足的问题。

本文实现了一款60V可编程增益放大器(PGA)，支持±10V差分输入范围和5V输出，适用于±24V供电的工业过程控制应用。该设计采用电容增益架构，在存在大共模电压的情况下实现小电压信号的采集，并具有低功耗特性。

本文提出了一种基于环形振荡器积分器的4阶巴特沃斯滤波器，在0.55V低电压下实现了61dB SNR和67dB SFDR，带宽为7MHz，解决了传统OTA积分器在低电压下增益和带宽难以兼顾的问题。

该论文提出了一种在65nm CMOS工艺中实现的1至10GHz可调连续时间低通滤波器，采用Gm-C拓扑结构，解决了高频通信应用中滤波器截止频率不足的问题，实现了目前已知最高的截止频率。

该论文提出了一种适用于1.1V电源电压的0.0025mm²带隙电压基准电路，采用标准0.16µm CMOS工艺，解决了深亚微米技术中电源电压接近材料带隙时经典带隙结构无法使用的问题。

该论文提出了一种用于无线传感网络实时时钟的超低功耗32.768kHz晶振，通过DLL辅助技术实现了5.58nW的功耗，解决了传统晶振功耗过高的问题，适用于nW级微系统。

本文提出一种新型三级放大器，通过优化的频率补偿技术，能够驱动1-15nF的大电容负载，同时实现0.016mm2的小面积和144µW的低功耗，GBW大于0.95MHz。解决了多级放大器驱动大电容负载时的稳定性问题，相比现有技术显著降低了功耗和面积。

本文提出了一款采用BCD6-SOI工艺的线性功率放大器，用于超声成像发射器，实现了90Vpp输出摆幅和720MHz增益带宽积（GBW）。该设计解决了超声谐波成像中对高输出功率、高工作频率以及高线性度的需求，有效抑制了二次谐波。

本论文提出了一种工作在1.2V供电、仅消耗24µW功耗的全集成斩波仪表放大器。通过直接电流反馈结构和片上自动电阻匹配技术，实现了增益可重构并保证了低增益误差，适用于生物医学和能量采集等低电压低功耗应用。

提出了一种电容耦合斩波仪表放大器（CCIA），用于电流检测应用，实现了±30V的输入共模范围和小于5µV的输入失调，同时具有超过160dB的共模抑制比（CMRR），且无需高压电源。该放大器采用0.7µm高压CMOS工艺，功耗仅26µA，适用于电源管理系统。

提出了一种单次曝光全局快门CMOS图像传感器，通过像素内双存储结构实现了83dB的动态范围，解决了卷帘快门对运动目标成像的失真问题。

本文提出了一种全局快门CMOS图像传感器，实现了突发模式下1Tpixel/s和连续模式下780Mpixel/s的超高读取速度。解决了传统滚动快门难以捕捉高速运动物体的难题，满足了高速科学研究和工业应用的需求。

该论文提出了一种用于低光照成像的CMOS图像传感器，通过采用高增益列级放大器和相关多次采样技术，实现了0.7e-rms的时域读出噪声，解决了传统像素级放大器导致像素均匀性差的问题。

本文提出了一种基于ΔΣ调制的单次压缩感知CMOS图像传感器，实现了256×256像素阵列。通过将压缩感知与ΔΣ调制结合，在单次采样中完成压缩，显著降低了ADC采样数和功耗，解决了传统压缩无法减少ADC功耗的问题。

本文面向下一代超高清电视（Super Hi-Vision）系统，提出了一款33M像素、120fps的CMOS图像传感器，采用12位列并行流水线循环ADC架构，实现了高分辨率与高帧率的兼顾。

本文提出了一种14位扩展计数模数转换器，应用于2400万像素APS-C CMOS图像传感器中，通过列并行架构和过采样技术实现高分辨率成像。解决了传统列并行ADC在精度和速度之间的权衡问题。

该论文提出了一种1.5M像素的RGBZ CMOS图像传感器，能够同时捕获彩色(RGB)和时间飞行(ToF)距离(Z)图像。通过实现面积仅为20µm²的小尺寸Z像素（远小于传统ToF像素的900-1600µm²），在保持高分辨率的同时实现了深度感知。

该论文提出了一种基于埋沟道解调器像素的QVGA分辨率范围图像传感器，采用0.18µm CMOS工艺实现，并扩展了动态范围。解决了现有ToF图像传感器在动态范围和像素性能方面的局限。

本文提出一种在0.11µm标准CMOS工艺中实现的1920×1080分辨率、3.65µm像素尺寸的2D/3D图像传感器，采用分裂和合并像素结构，解决了单芯片实现2D彩色成像与ToF深度成像的挑战。

本文提出了一种基于硅中介层的2.5D集成电压调节器，采用耦合磁芯电感器实现高功率密度，解决了传统片上电源管理效率低的问题，并展示了10.8A/mm²的电流密度。

本文提出一种体积仅为1mm³的模块化堆叠传感平台，通过光学通信实现无线数据传输和编程，并集成多模态能量收集技术，解决了现有微传感器节点体积大、寿命短且无法远程编程的问题。

该论文提出了一种采用微波驱动技术的直流隔离栅极驱动集成电路，用于功率开关器件。它解决了传统隔离驱动方案中需要额外隔离电源或复杂电路的问题，实现了无接触的直流隔离信号传输。

本文首次实现了基于RRAM配置存储器的单片堆叠式非易失3D-FPGA，通过将配置存储器垂直集成在FPGA逻辑和路由层之上，有效减小了芯片面积并降低了功耗。

该论文提出一种新的10GBASE-T模拟前端（AFE）架构，采用单个DAC和线路驱动器替代传统的多个DAC配置，解决了多DAC匹配难题，并显著改善了回波抵消线性度。实现低于2W的功耗。

该论文提出了一种16端口的10GBASE-T发射机与混合电路，采用高度相关的电流镜放大器，通过输出上升时间控制和高CMRR实现一阶线性和非线性回波消除，满足IEEE 802.3an和FCC Class-A规范，并可扩展至48端口。

该论文提出了一种用于10Gb/s无源光网络（10G-EPON）的突发模式激光二极管驱动器（BLDD），通过在激光器关闭时实现94%的功耗降低，同时保持光发射功率低于-45dBm并满足晶体管击穿条件。该电路能在16ns内从关闭状态恢复到工作状态，比先前报道的突发模式发射器快46倍，从而实现了高效的逐突发节能。

本文提出了一种用于10Gb/s对称无源光网络（PON）的突发模式跨阻放大器（TIA），集成了片上复位/锁定共模信号检测和限幅放大器。通过前馈自动偏移补偿技术，解决了传统AC耦合突发模式接收机中建立时间与判决阈值下垂之间的固有矛盾，实现了75ns的快速建立时间。

本文在90nm CMOS工艺中实现了两种基于VCSEL的多模光纤光链路，分别达到25Gb/s 3.6pJ/b和15Gb/s 1.37pJ/b的能效，解决了高性能计算系统对亚2pJ/bit能效光互连的需求。通过共享发射机并采用两种不同接收机，探索了功耗、带宽和面积之间的权衡。

本文介绍了一款采用19nm工艺、芯片面积112.8mm²、容量为64Gb的多级闪存芯片。该芯片通过1.8V Toggle Mode接口实现了400Mb/s/pin的数据传输速率，解决了大容量NAND闪存的高速度读写需求。

本文提出了一种用于固态硬盘（SSD）的高可靠性技术，包括错误预测LDPC纠错码（ECC）和错误恢复方案。错误预测LDPC ECC可将SSD寿命延长超过10倍，而错误恢复方案能分别降低编程干扰错误率74%和数据保持错误率56%，有效解决了亚20nm闪存中浮栅耦合导致的可靠性问题。

本文针对多通道SSD控制器中需要高吞吐量纠错码（ECC）的问题，提出了一种多线程BCH编码器和解码器架构，实现了Gb/s级别的数据传输速率，解决了传统BCH解码器难以同时满足高吞吐量和强纠错能力的难题。

本文提出一种位线电容抵消感测方案，用于提高嵌入式非易失性存储器的读取速度，解决了汽车微控制器中存储器读取延迟瓶颈。该方案在65nm工艺下实现了11ns的读取延迟和2.9GB/s的最大读取吞吐量。

该论文介绍了一款采用20nm以下工艺的64Gb MLC NAND闪存，支持533Mb/s的DDR接口，解决了高密度存储与高速数据传输之间的矛盾。通过改进的电路设计和工艺技术，实现了大容量与高性能的平衡。

本文提出了一款8Mb多层交叉点ReRAM宏单元，通过64位并行写入和17.2ns周期实现了443MB/s的写入吞吐量，解决了非易失性存储器在低电压下快速写入的需求，超越了闪存性能。

该论文提出了一种在65nm CMOS工艺中实现的0.5V 4Mb嵌入式电阻式RAM（ReRAM），解决了低电压下传统非易失性存储器因电荷泵电路写电压不足和缺乏低电压电流模式读出放大器而导致的读取裕度、速度和电压余量问题。

该论文提出了一种采用19nm工艺的128Gb 3b/Cell NAND闪存，通过工艺微缩和电路技术创新，实现了18MB/s的写速率和400Mb/s的Toggle模式接口，显著提高了存储密度和读写性能。

该论文提出了首个集成收发器和数字基带的TransferJet SoC，采用90nm CMOS工艺，在1V电压下实现了357Mb/s的吞吐量。解决了短距离无线通信中高速率、低功耗和简单易用的需求，并满足各国法规对发射功率的限制。

该论文提出了一种2Gb/s、150mW的UWB直接变频相干收发器，采用IQ-switching载波恢复方案，解决了短距离高速无线通信中功耗和误码率的问题。

本文提出了一种基于校准游标延迟线的3-5GHz四通道UWB波束赋形发射机，通过高精度延迟控制实现1°相位分辨率，解决了传统相移器在UWB频段损耗大、体积大和窄带的问题。

本文提出了一种用于电子收费系统（ETCS）的5.8GHz干扰感知唤醒无线电，解决了传统唤醒接收机在存在干扰时灵敏度下降的问题。通过采用干扰感知技术，实现了低功耗与高灵敏度的兼顾。

提出了一款用于无线传感器网络的多标准极坐标发射机，支持2.3/2.4GHz频段的IEEE802.15.6、Zigbee和BLE标准。采用90nm CMOS工艺实现，能效为2.7nJ/b，解决了传统发射机功耗过高的问题。

该论文提出了一种用于头部周围音频流的米范围UWB收发器芯片组，解决了无线音频耳机和助听设备在耳间、耳与播放器之间等多链路通信中的低功耗和高可靠性挑战。

本文提出一种基于90nm CMOS工艺的无晶体射频收发器，支持5Mb/s数据速率，用于射频供电的无线传感器网络节点，旨在延长读写距离并实现免电池维护。

这篇论文提出了一种915MHz包络检测收发器，接收功耗120µW，发射功耗900µW，通过创新电路设计实现了20dB的带内干扰容限，解决了传统包络检测接收机频率选择性差的问题，适用于低功耗无线传感器网络。

该论文提出了一款14位3/6GHz电流舵射频DAC，采用0.18μm CMOS工艺，在2.9GHz输出频率下实现了66dB的ACLR，解决了高速DAC在高频信号纯度方面的动态误差问题。

该论文提出了环形放大器（Ring Amplifiers）用于开关电容电路，旨在解决传统放大器在功耗和复杂度上的瓶颈问题。通过引入新型放大器结构，提高了能效并简化了电路设计。

提出一种双路径流水线ADC架构，将残差放大分为粗放大和精放大两步，粗放大器产生大摆幅但精度低，精放大器补偿误差产生小摆幅输出，从而降低运放增益和速度要求，实现了5.37mW、10位、200MS/s的低功耗设计。

该论文提出了一种基于开关环形振荡器的高度数字化时间-数字转换器（TDC），实现了13位分辨率、315fsrms抖动、2mW功耗和500MS/s采样率，带宽为1MHz。解决了传统TDC分辨率受限于工艺门延迟以及流水线TDC中时间残差放大器非线性难以控制的问题。

本文提出了一种全动态、2倍交织的流水线SAR ADC，在40nm CMOS工艺下实现了1.7mW功耗、250MS/s采样率和9.5 ENOB，解决了高速高能效ADC的需求。

该论文提出了一种噪声整形的逐次逼近（SAR）模数转换器（ADC），旨在提升高分辨率下的能效。通过采用噪声整形技术，在保持高采样率（90MS/s）的同时实现了62dB的SNDR和11MHz带宽，解决了传统SAR ADC在高分辨率时因比较器噪声和DAC精度导致的能效瓶颈。

该论文提出了一种具有自适应动态范围的电流积分型SAR ADC，通过内置可变增益实现了0-80MS/s的采样率、10位分辨率和70dB动态范围，解决了传统电荷域SAR ADC中前置VGA的功耗瓶颈问题。

本文提出了一种灵活分辨率和采样率的SAR ADC，可在7到10位分辨率以及0到4MS/s采样率范围内工作，并实现了6.5至16fJ/转换步的高能效。解决了传感器应用中不同精度和带宽需求下的功耗优化问题。

本文提出了一种在0.13µm CMOS工艺下实现的两步流水线ADC，工作电压1.2V，采样率30MS/s，SNDR达到70.4dB。通过优化两级级联增益级的组合，显著降低了功耗，实现了31.3fJ/转换步的品质因数，解决了低功耗与高性能之间的矛盾。

本文提出一种64×64交换结构，通过自更新最近最少授权优先级和服务质量仲裁器，将数据路由与仲裁控制合并，避免了传统路由器在高基数下的连接瓶颈。该结构实现了4.5Tb/s的吞吐量和3.4Tb/s/W的高能效。

该论文提出了一种基于新皮层计算模型的36核视觉识别处理器，采用Kautz片上网络实现2.3Tb/s的高带宽通信，在1.0TOPS/W的能效下支持通用视觉识别任务，解决了传统异构多核架构只能处理预定义窄任务的问题。

该论文提出了一种条件推挽脉冲锁存器（Conditional Push-Pull Pulsed Latch），旨在降低触发器的能量延迟积（EDP）。在65nm CMOS工艺下实现了726fJ·ps的EDP，解决了高速低功耗微处理器中触发器能效优化的问题。

本文提出了一款在200mV超低电压下工作的32位亚阈值处理器，通过自适应电源电压控制技术来平衡功耗与性能。该处理器针对能量受限的移动设备、RFID、无线传感器网络和生物医学应用，实现了极低功耗运行。

该论文提出了一种基于奇偶校验的自适应电源电压控制技术，用于40nm CMOS工艺的16位整数单元，通过动态调整电压以补偿工艺、电压和温度变化，实现了13%的功耗降低。解决了超低电压下电路延迟对PVT变化敏感导致需要过大时序余量的问题。

提出Bubble Razor技术，一种架构无关的时序错误检测与纠正方法，解决了传统Razor系统的架构侵入性和严格的保持时间约束问题，适用于完整商用处理器。

该论文提出了一款工作频率为25MHz、功耗仅为7µW/MHz的超低电压微控制器SoC，采用65nm LP/GP CMOS工艺，专门针对低碳无线传感器节点设计。通过优化电路架构和超低电压操作，在降低使用功耗的同时考虑了芯片制造过程中的隐含碳足迹，实现了从生命周期角度的可持续性。

该论文提出了一种在45nm SOI工艺下工作的530mV 10通道SIMD处理器，通过Razor错误检测等三种机制来降低对工艺和动态变化的敏感性，解决了低电压操作下延迟退化和时序不确定性问题。

该论文介绍了代号为Ivy Bridge的22纳米多CPU与GPU系统级芯片，集成了最多四个高性能IA核心、一个优化的图形/媒体处理单元以及内存、PCIe和显示控制器。它解决了在单个芯片上实现高性能计算与图形处理集成、同时优化功耗和性能的问题。

本文介绍了一款第三代多核处理器，集成了32个RISC核心，并具备网络、加速器、电源管理和可测试性等特性。该设计通过增加核心数量提升了处理性能，解决了多核处理器集成度和能效问题。

本文介绍了Oracle T4 SoC处理器中的下一代64位SPARC核心，采用双发射乱序执行架构，实现了整数性能5倍、浮点性能7倍的提升。该处理器集成了8个核心、交叉开关和统一16路4MB L3缓存，并与前代T3平台兼容。

该论文介绍了一款采用32nm工艺制造的SoC，集成了双核Atom处理器和RF WiFi收发器，实现了x86兼容的完整PC功能，旨在满足嵌入式PC应用对成本、性能和软件兼容性的需求。

提出一款16核处理器，采用混合通信机制同时支持消息传递和共享内存，以提升性能和能效。通过基于簇的分层架构和无缓存内存层次结构（扩展寄存器文件、小型私有存储和中等共享存储）实现高效核间通信。

该论文介绍了一款在32nm CMOS工艺上实现的IA-32处理器，能够在280mV至1.2V的宽电压范围内工作，解决了近阈值计算中因电压缩放导致的频率下降问题，实现了显著的能效提升。

该论文介绍了AMD“Piledriver”x86-64微处理器中采用的谐振时钟设计技术，通过两种工作模式（直接驱动和共振）实现高达24%的时钟分布功耗降低，同时保持低时钟偏移，并满足商用处理器的宽频范围测试性和鲁棒性要求。

该论文提出了一种可重构的分布式全数字时钟发生器核心，支持扩频时钟和偏斜校正，在22nm高k三栅极低功耗CMOS工艺中实现。它解决了多时钟域系统中时钟生成、偏斜最小化和快速唤醒等挑战。

该论文提出了一种具有高阻塞容限的宽带噪声消除接收机，解决了软件定义无线电中因缺乏窄带射频滤波而面临的带外阻塞干扰问题。通过采用噪声消除技术，实现了2dB的低噪声系数，同时保持了良好的线性度。

该论文提出了一种8路径可调射频陷波滤波器，用于抑制强干扰信号，解决多频段、软件定义或认知无线电收发器中固定滤波器无法调谐的问题。通过频率转换滤波技术，实现了高Q值和可调谐性，有效抑制0dBm级别的阻塞信号。

该论文提出了一种用于CMOS衰减器的宽频带三阶交调（IM3）抵消技术，旨在提高衰减器的线性度和功率处理能力。通过设计新的电路结构，在宽频带范围内有效抑制IM3失真，改善了衰减器在大信号下的性能。

该论文提出了一种基于gm-RC全通时延单元的相控阵接收机芯片，工作频率1-2.5GHz，实现了紧凑的真延时（而非相位偏移）以避免宽带波束斜视。解决了传统相控阵在宽扫描角和瞬时带宽下因近似相位延时导致的波束畸变问题，适用于合成孔径雷达等应用。

本文提出了一种全集成双模式CMOS功率放大器，用于WCDMA手持设备。该设计通过低功率效率增强技术，在保持高输出功率的同时显著提升了低功率模式下的效率，从而延长电池寿命。

该论文提出了一种PA闭环技术，用于改善WCDMA CMOS功率放大器的线性度和效率，解决了输出功率与带宽之间的折衷问题。通过集成闭环反馈，实现了+27.1dBm输出功率和28.3mW功耗。

该论文提出了一款全集成三频段CMOS功率放大器，用于WCDMA移动手机，解决了多频段RF部分尺寸和功耗大的问题。通过创新的电路设计和集成技术，实现了在三个频段上的高效功率放大。

该论文提出了一款用于智能手机和平板电脑的2.5W D类音频放大器，在8Ω负载上实现了1% THD和104dB(A)动态范围。通过超低电磁干扰（EMI）系统和电流检测技术，解决了传统D类放大器在高功率输出下的线性度、噪声和EMI问题。

该论文提出了一种在标准1.8V/3.3V 0.18µm CMOS工艺中实现的D类放大器，通过升压电源技术从单个3.3V输入产生10V输出，输出功率达1.5W。解决了在低电压标准CMOS工艺中实现高电压输出应用（如LED和MEMS驱动器）的难题。

该论文提出了一种41相开关电容电源转换器，在90nm CMOS工艺中实现了3.8mV输出纹波和81%的效率，解决了片上电源转换中电感集成困难的问题。

本文提出了一种用于分布式光伏能量优化的高压CMOS集成电路和嵌入式系统，解决了传统中央逆变器在PV模块失配时能量损失的问题，实现了超过99%的有效转换效率。

该论文提出一种无需数字信号处理的最大功率点跟踪器，采用0.35µm CMOS工艺，用于汽车屋顶光伏系统。解决了因屋顶曲率和部分阴影导致的太阳能电池最大功率点不同而能量损失的问题，通过智能模块集成模拟MPPT提升系统效率。

该论文提出了一种用于热电能量收集的40mV变压器复用自启动升压转换器，解决了微能量收集器在无存储能量情况下难以自启动的问题，并集成了最大功率点跟踪控制以提高效率。

本文提出了一款超低静态电流（330nA）的能量采集充电与电池管理IC，能够从太阳能板和热电发电机高效提取能量并为电池或超级电容充电。该芯片集成了完整的电池管理功能，解决了以往能量采集DC-DC转换器缺乏电池管理的问题。

提出了一种基于采样的128×128直接光子计数X射线图像传感器，实现了3个能量仓的多能量分辨和60μm/pix的空间分辨率，解决了直接型探测中能谱分辨和像素集成度的问题。

提出一种1.36µW自适应CMOS图像传感器，支持可重构工作模式以适应可用能量和光照变化，解决户外监控中低功耗与图像质量的折衷问题。

提出一种0.5V供电的PWM CMOS图像传感器，采用时间域转换克服低电压下信号摆幅限制，并补偿阈值变化效应。实现了4.95µW超低功耗、82dB动态范围和0.055%固定模式噪声，适用于植入式生物医学设备。

该论文提出了一种抗显示噪声的电容触摸控制器，用于超薄触摸屏显示器，解决了显示噪声对触摸检测的干扰问题。通过创新的电路设计和噪声抑制技术，实现了在超薄结构中稳定可靠的触摸感应。

该论文提出了一款用于可穿戴/便携式生物电位监测的完整采集ASIC，功耗仅160µA。芯片集成了仪表放大器和运动伪影抑制功能，解决了在真实环境运动下信号饱和的问题。

本文提出一种基于CMOS工艺的高灵敏度电容式生物传感器，用于无标记DNA杂交检测。通过实时测量阻抗变化，实现了快速、鲁棒的DNA定量分析，无需使用标记分子，适合便携式即时检测应用。

该论文提出了一种基于0.13µm CMOS工艺的微型硅光电倍增管，实现了片上荧光寿命估计功能，解决了传统时间相关单光子计数（TCSPC）系统体积大、成本高、功耗高的问题。通过集成SPAD阵列、片上时间数字转换器（TDC）和寿命估计算法，实现了每秒1亿光子（100Mphoton/s）的处理能力。

该论文提出了一种用于口内舌-计算机接口的无线磁阻传感系统，通过追踪附着在舌头上的磁性示踪剂的位置，将舌头手势转换为用户定义的命令，从而帮助严重肢体残疾人士控制环境。该系统具有非侵入性、可穿戴和无线等特点，解决了现有辅助技术中侵入性强、使用不便的问题。

该论文提出了一种CMOS 10kpixel无基线磁珠检测器，采用列并行读出架构，用于小型化免疫分析。它解决了磁珠检测中极化场引起的巨大基线问题，无需校准即可实现高灵敏度检测。

该论文提出了一种基于LC带通ΔΣ调制器的ADC，采用CMOS DACs，在20MHz带宽内实现了70dB SNDR。该设计避免了直接变频接收机中的IQ不平衡、二阶互调等问题，适用于低功耗IEEE 802.11n接收机，使用固定3.2GHz时钟和700-800MHz中频。

本文提出一种12mW低功耗连续时间带通ΔΣ调制器，在200MHz中频下实现58dB SNDR和24MHz带宽，解决了传统CTBPDSM功耗高、面积大的问题。

本文提出了一种可调谐射频ΔΣ ADC，能够将DC至1GHz的射频信号直接数字化，支持35-150MHz带宽和2-4GHz采样率。在中心频率450MHz时实现了74dB的动态范围和150MHz带宽，功耗仅550mW，朝着通用射频ADC的目标迈出了重要一步。

该论文提出了一种基于残差消除VCO量化器的连续时间ΔΣ模数转换器，解决了VCO非线性导致的失真问题，实现了16mW功耗下78dB SNDR和10MHz带宽。

该论文提出了一种使用数字估计辅助DAC线性化的连续时间ΔΣ调制器，实现了72dB的动态范围，在25MHz带宽下达到88fJ/转换步的能效，解决了多比特量化中DAC非线性影响性能的问题。

该论文提出了一种低功耗单比特连续时间ΔΣ模数转换器，采用FIR DAC降低时钟抖动敏感度并放松环路滤波器线性度要求，通过模拟路径补偿FIR DAC引入的延迟，实现了3.6GS/s采样率、36MHz带宽、83dB动态范围，功耗仅15mW。

本文提出一种在45nm CMOS工艺中时钟频率为6GHz的1比特三阶连续时间ΔΣ调制器，通过最小化过量环路延迟（ELD）的电路技术和补偿方案，实现了20mW功耗下61dB SNDR、60MHz带宽的性能，解决了高速调制器中ELD导致的稳定性问题。

该论文提出了一款在80nm CMOS工艺上实现的全集成多标准硅调谐器，覆盖40MHz至1GHz频率范围。通过采用软件无线电架构，该调谐器能够支持DVB-T、DVB-C、ATSC-A/74、DOCSIS以及模拟电视等多种标准，解决了全球市场对宽频带、多标准兼容性的需求。

本文提出了一种无驱动放大器的多频多模发射机架构，解决了传统发射机中驱动放大器带来的功耗和面积问题，同时抑制了OFDM调制引起的反互调（CIM）杂散。

该论文提出了一种基于主动反馈的接收机架构，集成了可调谐RF通道选择功能，通过无源混频器的阻抗变换实现高Q信道选择，同时采用失真抵消技术。解决了宽带和认知无线电应用中的线性度和灵活性需求，实现了48dB阻带抑制和大于+12dBm的宽带IIP3。

该论文提出了一种用于WLAN应用的2.4GHz数字outphasing发射机，采用32nm CMOS工艺实现了20dBm的输出功率。通过数字辅助技术解决了传统RF电路在先进CMOS工艺中的集成难题，实现了高线性度和高效率。

本文提出了一种60GHz CMOS outphasing发射机，采用40nm工艺实现15.6dBm输出功率，旨在解决60GHz发射机在传输幅度和相位调制信号时平均效率低的问题。通过outphasing架构，改善了功率回退时的效率。

该论文提出了一款在65nm CMOS工艺下集成了WiFi、蓝牙、FM和GPS四种无线连接功能的SoC，重点解决了多模共存时的干扰问题，提升了共存性能。

该论文提出了一种工作于1.5-5.0GHz的全无源开关电容波束形成接收机前端，实现了输入匹配和+2dBm的P1dB。通过LO域移相和开关电容求和，解决了相控阵接收机中波束形成前线性度瓶颈的问题，提升了干扰抑制能力。

一种用于无线隐形眼镜泪液葡萄糖监测的22W CMOS葡萄糖传感器。

32nm SOI技术下实现0.154μm²最小SRAM单元，支持0.7V低电压运行

提出一种轻量化体域网方案，包含网络控制器和传感器芯片，用于睡眠监测系统。

一种采用数字密集型架构的神经信号采集系统，通过双混合信号伺服环路实现0.5V供电下的高效面积利用。

采用0.18μm CMOS技术实现高效能无线体域网收发器，支持双FSK调制。

基于薄膜系统的100V交流电能表，集成20V有机CMOS电路和OLED指示条。

一款1.2V 1Gb移动SDRAM，采用50nm技术，具有4通道512DQ引脚，实现12.8GB/s带宽。

24纳米CMOS工艺下实现64Gb 2位单元NAND闪存，具有高密度和高性能。

介绍了一种采用自动态电压调节技术的512Mbit DDR2 SDRAM，提升芯片寿命和性能。

28纳米0.6V低功耗DSP设计，适用于移动设备宽电压范围操作。

32纳米工艺制造的Itanium处理器，含31亿晶体管，支持多核多线程与高速互联。

一款基于有机薄膜晶体管的6位数模转换器，具有高速和小尺寸特点。

使用施密特触发器结构提升低电压下CMOS电路的导通-截止电流比，实现62mV供电电压的8位乘法器设计。

一款65nm低功耗高性能WiMAX芯片组，支持70Mbps下行吞吐和100.5dBm灵敏度。

一种全集成3级DC-DC转换器，用于纳秒级动态电压频率调整

第二代Intel Core处理器，32纳米工艺集成四核IA、处理器显卡和内存控制器。

本文提出了一种高度并行且可扩展的CABAC解码器，适用于下一代视频编码标准HEVC。

本文介绍了一种180 nm CMOS工艺的光场图像传感器，能够捕获局部入射角和强度信息。

开发了一种低噪声高动态范围的CMOS图像传感器，采用列并行折叠积分和循环ADC技术。

AMD首款Fusion APU 'Zacate'，集成x86处理器与GPU，适用于移动设备。

提出一种低电压1 Mb FRAM设计，采用时间-数字转换传感方案，适用于130nm CMOS工艺。

一种具有高压合规性和可编程脉冲的神经刺激器前端，适用于1024电极的视网膜植入。

提出超流水线设计和并行流水线架构，在65nm CMOS工艺下实现低电压高效能FFT核心

首款基于塑料电子技术的8位柔性微处理器，速度40指令/秒，功耗100μW。

提出一种高效节能、高速的移动内存I/O接口，采用双向双频信号传输技术。

描述z196处理器芯片的电路和物理设计，采用45nm SOI技术，实现5.2GHz高频运行。

介绍AMD Bulldozer模块的创新电路设计，提升频率和能效。

无摘要信息

无摘要，无法提供概要

提出一种高可靠低功耗SSD方案，通过非对称编码减少NAND闪存错误，条纹位线模式消除算法降低写入功耗。

IEEE JSSC期刊特刊介绍2011年固态电路会议论文，涵盖高效数字电路设计、视频解码器、低功耗DSP等多个领域

2009年ISSCC会议精选论文，聚焦高性能数字电路与处理器技术

2011年ISSCC会议精选论文特刊，涵盖低功耗数字电路创新成果。

硅光子开关与CMOS驱动器的混合集成设计与性能分析

设计了一种采用斩波技术和多路径架构的精密仪表放大器，有效降低噪声和偏移。

一款用于直接电池连接的低失真、高PSRR的PWM类D放大器，适用于移动应用。

提出一种新型非破坏性自参考感应技术NSRS，用于提升STT-RAM的读取可靠性和产量。

提出一种基于片上变压器的小型数字隔离器，适用于电源控制系统，具有高隔离电压和高速数据传输能力。

提出了一种667 MHz逻辑兼容嵌入式DRAM，采用非对称2T增益单元和电流模式感放技术，显著提升读写速度和能效。

一款用于通用调谐器的宽带CMOS射频前端，具有高线性度和低噪声特性。

本文提出了一种宽带低噪声放大器，利用二阶失真消除技术实现低功耗和低噪声。

提出一种基于随机旋转的二进制加权选择（RRBS）方法，改进动态性能的紧凑型电流导向DAC。

一种用于蜂窝应用的14位调谐分辨率差分数字控制晶体振荡器。

本文介绍了一种低功耗BiCMOS 4元素相控阵接收器，适用于76-84 GHz雷达和通信系统。

提出一种新型宽温度范围CMOS带隙基准电路，温度系数低至39 ppm/°C。

提出一种采用偏置电流共享的高效能接收器架构，实现低噪声和高线性度。

一款采用0.12μm SiGe BiCMOS技术的无开关双向收发器，工作频率40-45 GHz。

提出了一种基于标准CMOS技术的宽动态范围跨导线性元件的FPAA。

设计了一种异步自供电模拟传感器数据记录器，集成13.56MHz RF编程接口，无需传统能量采集传感器中的电压调节、ADC等模块。

首次展示了一种用于高性能NAND闪存的嵌入式DRAM技术，无需额外制造工艺。

提出一种事件驱动的多核卷积处理器模块，用于动态视觉传感和高速目标识别。

无摘要提供，无法生成概要

无摘要，无法提供概要

无摘要信息，无法提供概要

该期刊论文介绍了多种低功耗、高性能的射频前端和收发器设计。

提出一种可重构流多处理器移动光线追踪处理器，提高数据路径利用率。

提出一种0.5V供电、35.2μW功耗的音频双采样调制器，采用输入前馈拓扑降低信号摆幅，通过补偿环路保持噪声传递函数稳定性。

首次将循环ADC架构应用于时间-数字转换器，实现高分辨率低功耗。

一种1.9-3.8GHz分数分频锁相环，采用快速自动校准技术实现恒定环路带宽和快速锁定。

设计了一种高性能全数字PWM DAC和开关输出级，用于便携设备驱动扬声器。

介绍了一种在250 mV超低电压下运行的开关电容转换器，功耗75 μW，SNDR达61 dB。

本文提出了一种新型全数字CDR方案，采用90纳米CMOS工艺，实现高速高密度IO。

45nm SOI CMOS工艺下实现低功耗40Gb/s光收发器前端

65nm CMOS工艺下实现的全集成40Gb/s收发器

本文介绍了一种用于高速移动应用的线性CMOS功率放大器，采用并行-串联组合变压器实现高输出功率和效率。

一款集成290 pJ/bit超宽带双模收发器，适用于厘米级超低功耗通信。

一种用于瞬态丰富信号分析的低功耗幅度检测器

提出一种脉冲整形技术，有效抑制注入锁定合成器的杂散信号。

本文提出了一种用于无线传感器的高效能压缩感知架构，通过数字实现显著提升能效。

无摘要信息

该论文探讨了数字对象标识符在IEEE JSSC期刊中的应用。

设计并制造了四通道40ps分辨率的时间-幅度转换器，适用于多通道采集系统。

该期刊包含多篇关于集成电路设计的论文，涵盖功率放大器、光收发器、时钟数据恢复等主题。

一种采用堆叠同步降压转换器的DC-DC电压转换电路

提出一种基于基数分解的可配置FFT处理器设计方法，实现功耗和面积最小化。

设计了一种基于全同步和GALS架构的低功耗声学数字信号处理器SoC。

本文介绍了IEEE固态电路期刊的出版信息及相关联系人。

一款集成DAC的信号发生器芯片，支持7.2 GSa/s 14位或12 GSa/s 12位分辨率，带宽4.4 GHz。

2012年IEEE JSSC期刊特刊，涵盖多项先进SoC设计与技术研究。

本文提出了一种极低电压、高效能的逐次逼近型ADC，采用三电平比较器降低DAC分辨率。

65纳米CMOS工艺下实现10Gbps低功耗60GHz基带设计

提出一种12位3GS/s的40纳米CMOS流水线ADC，采用自适应电源/地架构和参考外推方案，实现高性能。

一款支持三模式、12.8Gbps单端信号传输的内存接口控制器

21纳米工艺64Gb MLC NAND闪存，支持400MB/s异步DDR接口。

本文提出了一种高性能LDPC-CC解码器芯片，通过多级优化实现2.37Gb/s吞吐量。

32nm SOI CMOS工艺下的低功耗接收器电路，采用8抽头开关电容DFE，支持12.5 Gbps数据传输。

提出了一种采用通用延迟线（UDL）的自适应电压调节技术，用于降低40纳米CMOS多媒体SoC的功耗。

本文提出了一种低功耗噪声整形时间数字转换器及其在分数N数字锁相环中的应用。

一款面向可穿戴视觉应用的52mW全高清160度物体视角识别SoC，采用视觉词汇处理器降低功耗并提升识别率。

一款无电池、静态功耗217nW的降压转换器，适用于无线射频能量收集。

提出一种无杂散开关降压转换器，通过多种技术提升轻载效率。

本文介绍了一种三模不对称双向差分内存接口，支持高达20 Gbps的数据传输速率。

基于高密度硅载体的8x10-Gbs源同步IO系统，采用先进硅封装技术实现高密度互连。

提出新型多桶像素CMOS图像传感器，支持时间复用曝光，提升动态范围成像和计算摄影性能。

提出了一种紧凑的测量方案，用于直接测量位线电压摆动、感应放大器偏移电压和字线脉冲宽度。

该论文未提供摘要，无法进行概要总结。

该论文探讨了数字对象标识符在IEEE JSSC期刊中的应用。

该论文未提供摘要，无法进行概要总结。

无摘要

双环路分布式微调节器系统在45nm SOI CMOS工艺中实现高DC精度和快速负载响应。

一款高效能的96通道神经接口芯片，用于无线记录系统。

2011年VLSI电路研讨会精选论文介绍，涵盖VLSI设计最新进展。

通过硅通孔技术提升射频电路与数字电路间的隔离性能

一种基于0.18微米CMOS工艺的紧凑型磁弛豫微珠标签检测器，用于生物医学检测。

本文提出了一种基于ADC的低功耗串行链路接收器，采用非均匀参考电平和预均衡技术，在65nm CMOS工艺下实现10Gb/s数据传输。

40nm CMOS工艺下实现2.22GHz中心频率的RF带通ADC，采样率达8.88GS/s。

设计了一种用于微电极阵列记录的双频带信号采集IC，具有低噪声和高线性度。

提出一种低功耗片上数据链路设计，采用自举重复器抑制ISI抖动，实现40-130 fJ/bit/ch能效。

一款0.8-2 GHz可调谐的全集成带通RF ADC，采用QPLL定时直接射频采样技术。

本文提出了一种采用决策选择结构的10位80-MS/s逐次逼近时间数字转换器（TDC），用于片上时间测量应用。

一款30MHz-2.4GHz CMOS接收器，集成可调谐RF滤波器和动态范围可调能量检测器，用于认知无线电系统。

提出一种基于无记忆牛顿-拉夫森调制曲线的35GHz扩频时钟发生器，采用FLL结构实现多频偏支持与EMI抑制。

实现了一个56 GHz至115 GHz的数字控制振荡器，用于数字双环CDR电路。

提出了一种改进的包络跟踪射频功率放大器架构，结合两个开关放大器和线性放大器，实现高效宽带操作。

设计了一种紧凑低功耗的510 GHz正交本地振荡器，用于认知无线电。

本文展示了一种全集成高效CMOS逆D类功率放大器，适用于数字极坐标发射器。

介绍了一种1.5V低功耗立体声音频编解码器，采用0.13μm CMOS工艺。

本文介绍了一种130 nm CMOS工艺下低功耗无电感差分低噪声放大器设计。

提出一种采用新型离散时间滤波器的宽带数字射频接收前端，适用于m-WiMAX应用。

无摘要提供，无法生成概要

无摘要提供，无法生成概要

无摘要提供，无法生成概要

无摘要，无法提供概要。

本文展示了一种数字控制的极性发射器，采用瓦级电流模式D类放大器，在0.15微米RF CMOS工艺中实现高效率和高输出功率。

针对W波段实时人体筛查应用，提出了一种低功耗宽带毫米波收发芯片组，工作频率70-82GHz。

该期刊论文聚焦于2011年射频集成电路（RFIC）研讨会的特别章节，涵盖了从可靠性建模到低功耗电路设计的多个前沿研究。

2011年RFIC研讨会精选论文，展示射频集成电路设计的最新创新。

研究40纳米MOSFET在RF/AMS应用中的可靠性及老化预测模型

提出一种95 mV启动电压的升压转换器，采用电容传递方案，无需额外片外组件。

提出了一种基于ADPLL和相位同步的全数字极性发射机设计

基于部分电感电流感测和自适应参考电压的2.2MHz锂离子电池充电器

提出一种采用低增益运放和自校准技术的10位320MS/s流水线ADC

提出一种具有竞速模式和计数器CAS延迟控制的10ns10V延迟锁定环(DLL)，实现低功耗、低抖动和快速锁定。

一款100W 5.1声道单芯片数字D类音频放大器，采用低压数字电路和高压开关电源级设计。

一种高灵敏度、低噪声的256x256 CMOS图像传感器，支持1500 fps高速成像，采用像素内校准技术。

提出一种带温度补偿的5Gbps自动增益控制放大器，适用于高速应用。

基于谐振模式切换的低相位噪声宽调谐范围振荡器，适用于先进CMOS工艺。

展示了一种全集成硅光子收发器，采用微环谐振调制器实现低功耗，支持25 Gb/s数据传输。

采用0.18μm SiGe BiCMOS技术设计的59GHz推挽式压控振荡器，具有139GHz宽调谐范围和低相位噪声。

提出一种新型单端无干扰9T亚阈值SRAM，具有交叉点数据感知写入结构，适用于低功耗应用。

一种基于130纳米CMOS工艺的低噪声单光子图像传感器，具有高精度时间分辨率。

提出一种用于WPAN、WLAN和WMAN的多模FFT处理器，具有高面积和能效。

基于频率映射的最近汉明距离搜索关联存储器架构，具有低功耗和高鲁棒性。

本文是对先前论文中遗漏引用的修正说明。

该论文未提供摘要，无法获取具体内容概要。

无摘要信息，无法提供概要

本文提出了一种用于横向体声波谐振器（LBAR）的电子温度补偿方法，通过串联调谐和寄生电容抵消技术实现频率调谐范围的扩展。

该期刊包含多篇关于低相位噪声振荡器、高速收发器和自动增益控制放大器的论文。

提出两种N-Push循环耦合环形振荡器，实现低相位噪声和宽调谐范围。

提出一种基于电阻存储器的非易失性SRAM单元，实现快速存储/恢复操作和低能耗。

提出一种带通道数检测与反馈的NAND控制器系统，优化SSD写入速度与能耗。

专利摘要提供基于EER/ET技术的功率放大器和噪声整形电路的设计方法。

介绍了一种基于零交叉的电压可扩展流水线ADC，采用65nm CMOS工艺，具有高能效和电压可扩展性。

一款用于超宽带无线电的低功耗5位时间交错SAR ADC，具有高能效和小面积特点。

提出一种高并行时钟数据恢复电路，具有高抖动容限和低功耗特性。

展示了一款用于WCDMA基站的低噪声放大器，具有0.9 dB噪声系数和40 dBm输出IP3。

本文介绍了一种用于移动应用的0.14微米CMOS技术实现的34W数字输入D类音频放大器。

一种采用门控环形振荡器的改进型Vernier时间数字转换器，进一步降低了量化噪声。

本文提出了一种用于医疗植入设备的超低功耗SAR ADC，功耗仅为53纳瓦。

本文提出了一种65nm CMOS工艺的1A、6.4MHz开关频率DC-DC转换器，采用多功能SAR ADC和非线性PID控制器，适用于便携设备。

本文设计了一种高速超低功耗SRAM存储器，采用分位线和局部写感放大器等技术，显著降低功耗并提升性能。

本文介绍了一种用于时间分辨荧光成像的CMOS数字相位成像器，采用65纳米工艺实现。

设计并测量了一个18阶7位96GS/s FIR上采样滤波器，用于60GHz高速无线数据传输。

提出一种基于全数字延迟线的GHz范围多模式发射机前端，支持946 MHz至2.4 GHz连续载波频率。

本文提出了一种采用电荷平衡技术和静电阻尼的高分辨率加速度计，具有高线性度和低功耗特性。

提出一种极低电压输入的电平转换器，采用逻辑纠错电路实现低功耗运行。

45nm SOI工艺单片集成光接收器，实现高灵敏度和能效。

本文提出了一种基于硅热扩散性的16MHz频率参考源，在0.16µm CMOS工艺中实现高精度和低功耗。

45nm LP CMOS工艺下实现的变压器组合型异相功率放大器，峰值输出功率31.5dBm，效率提升显著。

55nm CMOS工艺下集成动态电压调节系统的12位电流导向视频DAC，提升能效。

一种基于周期调制的高能效15位电容传感器接口

提出一种超低功耗（200nA）反向带隙电压参考，可在0.75V电源下工作。

本文实现了有机智能传感器系统中的关键模拟模块，包括触摸传感器、运算放大器、DC-DC转换器和ADC。

采用辅助运放技术设计的高速连续时间调制器，实现1 GS/s采样率和15.625 MHz带宽内的10位分辨率。

90 nm CMOS工艺下具有自修复功能的xDSL线路驱动器设计，提升长期可靠性。

本期特刊收录了ESSCIRC 2011会议中的优秀论文，涵盖模拟电路、数据转换器、RF通信等传统主题。

IEEE JSSC 2012年7月特刊聚焦低功耗电路设计，涵盖多种模拟与数字转换技术。

提出一种合并两级的DC-DC转换器，通过软充电开关电容级实现高效低电压转换

本文提出了一种基于变压器的非对称多赫蒂功率放大器，用于WLAN应用，显著提高了回退效率。

本文提出了一种用于射频前端的宽带阻塞滤波技术，通过宽带LNA和转移阻抗滤波器实现接收机设计。

提出一种近阈值电压的串行链路接收器，采用0.6V供电和超级谐波注入锁定技术实现低功耗。

该期刊包含多篇关于CMOS技术的论文，涵盖SOC收发器、宽带前端、功率放大器等主题。

一种用于植入式医疗设备的超低功耗频率合成器设计

提出一种基于动态比较器的OTA，用于1-1-1-1 MASH Delta-Sigma调制器，实现高效能转换。

一款用于多标准背板的16Gb/s收发器，采用12抽头DFE和动态适应技术

该论文提出了一种补偿超过一个周期环路延迟的16 MHz带宽75 dB动态范围连续时间ADC设计。

一款1.9GHz CMOS功率放大器，内置线性化器以补偿AM-PM失真，提升ACLR性能。

一款用于低功耗千兆位无线通信SoC的7位2.2GS/s时间交织子范围CMOS ADC

一款用于便携设备的60mW Class-G立体声耳机驱动器，具有高效率和抗干扰能力。

提出了一种用于蜂窝发射机的全数字频率合成器，通过二维Vernier时间数字转换器和无抖动数字控制振荡器实现低相位噪声。

一款45nm SOI技术的四相集成降压转换器，采用非线性反馈PWM控制，实现快速响应和高效率。

基于三路片上变压器的宽带前端组合设计，实现5-7GHz带宽

采用Q增强滤波子采样技术的0.18μm CMOS全集成SOC收发器，实现低功耗高性能无线音频传输。

无摘要信息

IEEE JSSC特刊介绍了2011年CICC会议精选的13篇论文，涵盖RF/无线、高速I/O和模拟/混合信号领域的最新电路设计和性能优化。

本文介绍了一种适用于深亚微米CMOS工艺的数字感应开关DC/DC转换器设计考虑。

本文介绍了两种采用1-1-1 MASH结构的TDC，通过三阶噪声整形实现6 ps分辨率。

40nm CMOS工艺下10Gbps光收发器电路设计，功耗低至53mW。

采用单级低增益AB类放大器和数字校准技术的12位30MS/s低功耗流水线ADC

一款20位精度、40mV量程的桥式传感器读出IC，具有50nV偏移和0.04%增益误差。

提出一种450mV单燃料电池启动的电源管理单元，采用亚阈值启动方案和准滞回控制升压转换器。

一款支持IEEE 802.15.3c四种码率的高效能LDPC编解码芯片，采用65nm工艺，最高吞吐量5.79Gb/s。

一款具有自适应功能的620 GHz SiGe镜像抑制混频器，用于自愈接收机

一款用于认知无线电的74mW、200MS/s宽带频谱感知数字基带处理器

一款用于77GHz信号到达角检测的集成六端口接收器前端

一种适用于便携式传感器系统的低功耗单运放三阶Σ-Δ调制器

一种数字增强的动态可重构模拟平台，用于低功耗硅基混合信号计算

一种全自主自适应脉冲同步电荷提取器电路，专为宽输出电压范围的压电能量收集器优化。

本文介绍了一种用于塑料光纤应用的高速集成光接收器设计，采用大面积光电探测器实现高效光耦合。

一款用于80 GHz FMCW雷达系统的低功耗宽带发射器前端芯片

一款10位80MS/s流水线ADC，通过时间交织和前瞻操作降低比较器亚稳态误码率。

提出一种单端发射器，通过减去模拟串扰波形来补偿微带线串扰引起的抖动。

采用0.18微米CMOS工艺实现的三模平衡线性功率放大器，通过切换正交耦合器提升效率。

一款130 nm SiGe-BiCMOS工艺的毫米波功率放大器，具有20 dBm输出功率和18%的峰值功率附加效率。

提出一种用于三级放大器的交叉前馈级联补偿技术，实现低功耗和大电容驱动能力。

设计高效单片功率放大器，结合包络跟踪和晶体管尺寸调整技术，用于LTE应用。

无摘要，无法提供概要

无摘要

提出一种基于数字校准和抖动技术的最小尺寸10位SAR ADC阵列设计。

提出了一种无时钟、连续时间GHz处理器，采用边缘数字信号编码处理ps级时间间隔的样本。

IEEE JSSC期刊特刊介绍第25届双极/BiCMOS电路与技术会议（BCTM）的精选论文。

提出一种多环路高电源抑制比的源极跟随器延迟单元环形振荡器。

开发了一种基于IGZO TFT的超低泄漏非易失性存储器NOSRAM。

提出一种结合太阳能、热能和振动能量的平台架构，采用双路径能量收集，峰值效率提升11%-13%。

2012年IEEE JSSC期刊特辑聚焦25届双极/BiCMOS电路与技术会议，展示多篇毫米波接收与发射前端芯片设计论文。

220GHz固态功率放大器模块，峰值输出75mW，四路合成功率达185mW。

一种用于非接触式存储应用的高效电感耦合功率收发器，采用5位前馈控制应对负载变化。

本文展示了一种基于0.13微米SiGe BiCMOS工艺的0.38 THz全集成收发器，采用正交推挽谐波电路实现雷达功能。

提出一种新型10位电阻浮动电阻串DAC架构，用于高色深LCD驱动，具有高线性度和紧凑尺寸。

一种无需微调的低压低功耗CMOS电流基准，实现高温度稳定性

一款采用45nm SOI CMOS工艺的低功耗接收器，具有双抽头DFE和远端串扰消除功能，支持15Gb/s数据传输。

一种采用前馈辅助放大器技术的2GHz高效线性双模BiCMOS功率放大器。

一篇关于2.4GHz非对称多电平输出相位功率放大器的研究论文，采用65nm CMOS工艺，实现27.7dBm峰值输出功率和45%系统效率。

提出一种嵌套PLL架构的24 GHz分数-N频率合成器，采用高过采样率ΔΣ调制器和抗混叠技术降低量化噪声。

提出一种无需升压电源的逻辑兼容2T1C eDRAM宏单元，采用7T SRAM修复方案

采用0.18μm SiGe BiCMOS工艺的W波段2×2焦平面阵列，集成片上天线，用于被动毫米波成像。

提出一种新型低功耗低延迟唤醒接收器系统，通过双数据速率传输降低能耗与延迟。

一种便携式2晶体管皮瓦级温度补偿电压基准设计

一种基于频率合成器的自持CMOS微波化学传感器，用于检测有机化学物质的介电常数。

40纳米CMOS工艺下单通道异步逐次逼近ADC，实现1.25GS/s采样率与低功耗

一款8W输出功率、250MHz至3GHz带宽的GaN MMIC反馈放大器，具有高线性度和低噪声。

提出一种毫米波线性功率放大器设计新方法，通过小晶体管负载牵引数据生成大晶体管的本征特性曲线。

45nm SOI CMOS工艺下实现紧凑、高阻抗、宽带宽的RMS Schottky二极管探测器。

提出一种自适应相移PLL，通过编程优化时钟数据补偿，提升最大工作频率。

设计并实现了一种输出功率超过600W的波段放大器，适用于商业广播卫星上行基站。

设计一款高效率宽带包络跟踪功率放大器，工作频率覆盖500至1750 MHz。

无摘要

2011年IEEE化合物半导体集成电路研讨会综述，涵盖高频模拟、无线及数字/OEIC应用的最新进展。

利用液态金属Galinstan实现GaAs MMIC芯片与3D传输线结构的低损耗互连

欢迎Hideto Hidaka博士加入IEEE JSSC期刊编委会，他在内存技术和嵌入式系统设计领域具有丰富经验。

IEEE JSSC期刊论文聚焦化合物半导体集成电路设计，涵盖功率放大器、低噪声放大器等关键技术创新。

使用嵌套三叶草线圈实现6Gb/s数据和10mW功率同时传输的非接触式存储卡接口设计

提出一种用于大容量非接触式存储卡的无线电力传输系统，通过矢量求和技术同时提升电压和传输功率。

设计了一种无需外部输入解耦电容、增益可编程的麦克风前置放大器，采用片上解耦电容技术。

45nm CMOS工艺下全数字PVT变化容忍的真随机数生成器，实现2.4Gbps吞吐与2.9pJ/bit能效

0.5V低功耗高线性度可调谐R-MOSFET-C滤波器设计

一种用于生物医学应用的低功耗SAR ADC，采用旁路窗口技术降低能耗。

提出一种利用量化时间信息的三元逐次逼近ADC，提升精度、速度和能效。

本文提出了一种基于相位域ADC的低功耗零中频GFSK解调器，适用于BLE标准。

一种采用时间交织流水线-SAR ADC和片上偏移消除技术的低功耗设计。

提出一种低功耗实时交通标志识别系统，具有强光照适应能力

一种用于化学发光和电化学发光生物传感的CMOS-微流体混合微系统。

提出一种基于时分复用像素架构的CMOS图像传感器，可同时捕获2D彩色图像和3D深度信息。

设计了一种高PSRR可配置AB/D类音频放大器，适用于便携式设备直接电池供电。

65纳米CMOS工艺中采用漏电流回收技术的锁相环设计

一种低能耗无晶体双FSK传感器节点收发器，采用0.18μm CMOS工艺，1V供电，满足WBAN需求。

提出一种65纳米能效电源管理方案，通过频率控制实现近最优动态电压调节。

本文介绍了一种工作在400 GHz的SiGe BiCMOS技术的太赫兹收发器芯片组，包含发射器和接收器芯片。

提出一种带片上数字校准的双采样流水线ADC，消除记忆效应误差，工作速度超过300 MHz。

一款采用65nm CMOS工艺的8位400MS/s逐次逼近型ADC，具有低功耗和小面积特点。

32nm SOI-CMOS工艺下实现8.0Gb/s高速HyperTransport收发器

一种80mV启动电压的双模式升压转换器，适用于能量收集应用。

采用0.11μm CMOS工艺实现的高集成度低成本高性能蓝牙3.0+EDR SoC

提出一种无需参考时钟的高时间分辨率片上时序抖动测量电路，采用自参考时钟和级联时间差放大器。

IEEE JSSC期刊专注于固态电路领域的研究，涵盖集成电路设计与分析。

介绍2011年亚洲固态电路会议（A-SSCC）的特刊论文，涵盖多种电路设计创新。

2011年亚洲固态电路会议精选论文集，聚焦可持续未来的集成电路设计。

提出一种支持H.264/AVC和VC-1双标准的共享变换引擎，通过消除显式转置内存降低功耗。

本文提出了一种采用旋转编码的非接触式电感耦合数据传输链路，显著降低功耗并提升信噪比。

提出一种温度补偿的浮栅电流存储器阵列，用于亚阈值电流存储。

2012年IEEE固态电路期刊索引，涵盖当年所有技术论文及往年修正内容。

一款3-5 GHz 4通道超宽带波束成形发射器，具有1°扫描分辨率和135°扫描范围。

基于分布式有源辐射的CMOS太赫兹功率生成与波束控制阵列设计

提出一种低噪声级联PLL，采用参考注入方案和800 MHz Delta-Sigma调制器，实现255-to-3 GHz输出。

本文提出了一种采用VCO内部量化器的连续时间调制器，通过两级残差消除量化器实现高效噪声整形。

40纳米工艺下17mW功耗、11位精度、250MS/s采样率的2倍交织全动态流水线SAR ADC

设计19Gb/s串行链路接收器，集成4抽头FFE和5抽头DFE功能。

一款65nm CMOS工艺的1千像素太赫兹视频摄像芯片，支持500fps视频拍摄。

一款集成天线的60GHz CMOS收发器芯片组，实现短距离高速无线通信。

本文提出了一种基于数字PLL的低功耗高比特率相位调制器，采用多电容组振荡器拓扑和数字自适应滤波器。

一款用于2.4GHz WiFi的数字化外差发射机，采用延迟相位调制器和高效功率放大器。

本文介绍了一种32nm SOI CMOS技术下的28Gb/s收发器，适用于高损耗电通道的芯片间通信。

提出一种宽带反馈线性化技术（PA-closed loop），用于提高功率放大器（PA）的线性度和效率。

40 mV自启动升压转换器，采用变压器复用和MPPT控制，适用于热电发电机应用。

提出一种新型编码差分并行电信号传输方案，提升时序裕量并降低能耗。

48端口FCC合规10GBASE-T发射机，采用混合模式自适应回声消除技术。

40纳米CMOS工艺下实现的高效60GHz异相发射机

提出一种90MS/s、11MHz带宽、62dB SNDR的噪声整形SAR ADC架构。

设计了一种915MHz超低功耗双音收发器，具有增强的抗干扰能力。

提出一种新型宽带接收器架构，采用双路径下变频实现噪声消除，避免阻塞频率下的电压增益。

采用65nm CMOS工艺的10位200MS/s双路径流水线ADC，功耗5.37mW

65nm CMOS工艺下实现DC至1 GHz可调谐RF ADC，动态范围74 dB，带宽150 MHz。

一款40nm CMOS工艺的双通道23Gbps收发器芯片组，支持40Gbps RZ-DQPSK光传输。

提出一种基于耦合振荡器理论的CMOS太赫兹VCO，实现高功率输出。

提出一种基于谐振开关电容转换器的高压CMOS集成电路及嵌入式系统，用于光伏子模块功率平衡。

本文提出了一种采用主动反馈技术的射频前端接收器，用于通道选择，以提高线性度和选择性。

一款用于便携设备的2.5W 1% THD Class-D音频放大器，具有104 dB(A)动态范围和超低EMI。

本文提出了一种优化的SiC JFET驱动器，用于高效电源转换。

提出使用环形振荡器积分器设计高性能模拟滤波器，克服传统积分器增益受限问题。

设计宽频带单比特连续时间调制器的FIR反馈技术

IEEE JSSC期刊专注于固态电路设计，涵盖集成电路与VLSI技术。

2012年IEEE国际固态电路会议精选论文特刊介绍

提出基于VFT和DVT方法的离线式原边调节LED驱动方案，支持高功率因数和TRIAC调光。

本文介绍了环形放大器的基本概念及其在开关电容电路中的应用，展示了其在高效放大和快速稳定方面的优势。

IEEE JSSC期刊论文分析请求，但提供的文本主要为期刊管理信息，缺乏具体论文内容。

基于N路径滤波器的可调谐四阶带通滤波器设计