JSSC 2012第3期Clocking & PLLs130nm

Synchronous-Logic and Globally-Asynchronous- Locally-Synchronous GALS Acoustic D

设计了一种基于全同步和GALS架构的低功耗声学数字信号处理器SoC。

130nm CMOS, 186μW @ 1.4V

声学数字信号处理器GALS低功耗时钟门控动态电压调节

▸创新点1：采用GALS架构降低功耗（方法创新）。通过全局异步局部同步的设计方法，细粒度划分时钟域，减少全局时钟频率，显著降低动态功耗。实验表明GALS ADSP在相同工艺下比全同步设计功耗更低（186μW @1.4V）。

▸创新点2：模块级和电路级时钟门控技术（电路创新）。在ADSP中实现多层次时钟门控，模块级关闭空闲功能单元时钟，电路级采用精细门控策略，减少无效时钟翻转带来的功耗浪费。

▸创新点3：动态电压调节支持（系统创新）。芯片支持1.0V-1.4V宽电压范围工作，通过DVS技术根据运算负载动态调整供电电压，延长电池寿命，满足低功耗物联网设备需求。

▸创新点4：异步协议与同步逻辑的混合集成（方法创新）。在GALS设计中保留模块内同步逻辑的时序优势，同时通过异步握手协议实现跨时钟域通信，兼顾性能与功耗效率（面积仅略微增加）。

Abstract

We design an Acoustic Digital Signal Processor (ADSP) SoC, the primary signal processing module of an acoustic signal detection syste m, based on two design approaches: fully-synchronous (Fully-Sync), a nd globally-asynchronous-lo- cally-synchronous (GALS). The emphasis of the ADSP designs is low power operation where both designs embody modular-level and circuit-level clock gating techniques. For sake of fair bench- marking, both ADSPs have identical functionality, are designed using the same 1