JSSC 2012第4期Wireline I/O40nmDRAM

A Tri-Modal 20-GbpsLink DifferentialDDR3 GDDR5 Memory Interface Kambiz Kaviani M

本文介绍了一种三模不对称双向差分内存接口，支持高达20 Gbps的数据传输速率。

40-nm CMOS, 20 Gbps, 6.1 mW/Gbps

三模接口差分内存接口高速传输均衡技术CMOS工艺

▸创新点1：三模不对称双向差分内存接口（系统创新）。该接口支持高达20 Gbps的数据速率，同时兼容单端DDR3和GDDR5信号，无需更改封装，实现了多模式内存通信的高度集成与灵活性。

▸创新点2：电路元素在不同信号模式下的重用（电路创新）。通过共享宽带时钟生成与分配系统以及多模态驱动输出级等电路元素，显著降低了芯片面积和功耗，提升了整体能效。

▸创新点3：高速差分模式下的均衡技术（方法创新）。在写入操作中使用1-tap发射均衡器，读取操作中结合线性均衡器（LEQ）和预测性决策反馈均衡器（prDFE），有效抑制符号间干扰（ISI），提升信号完整性。

▸创新点4：能效优化（性能创新）。在40nm CMOS工艺下实现16数据链路，16 Gbps时能效比前代单模设计提升2.5倍以上，功耗仅6.1 mW/Gbps。

Abstract

This paper describes a tri-modal asymmetric bidirec- tional differential memory interface that supports data rates of up to 20 Gbps over 3” FR4 PCB channels while achieving power ef- ﬁciency of 6.1 mW/Gbps at full speed. The interface also accom- modates single-ended standard DDR3 and GDDR5 signaling at 1.6-Gbps and 6.4-Gbps operations , respectively, without package change. The compact, low-power a nd high-speed tri-modal inter- face is enabled by substantial reuse of the circuit elements among