← 返回 JSSC 论文列表JSSC 2012第3期RF & Wireless0.18μm
A Fully-Integrated High-Power Linear CMOS Power Ampli fier With a Parallel-Series
本文介绍了一种用于高速移动应用的线性CMOS功率放大器，采用并行-串联组合变压器实现高输出功率和效率。
34 dBm饱和输出功率，峰值PAE 34.9%，峰值漏极效率41%
CMOS功率放大器并行-串联组合变压器高输出功率高效率2.4 GHz
▸创新点1：并行-串联组合变压器（PSCT）设计，通过结合并联和串联变压器的优点，解决了传统功率合成变压器（如SCT和PCT）的局限性，显著提高了功率合成效率和线性度。
▸创新点2：四差分PA核心并行组合，采用四个差分PA核心并行工作，实现了高输出功率（34 dBm饱和输出功率）的同时保持了良好的效率和线性度，适用于高数据速率移动应用。
▸创新点3：高效率片上功率合成器，通过优化的PSCT设计，在小型化封装中实现了高效的功率合成，峰值PAE达到34.9%（峰值漏极效率41%），显著提升了整体系统性能。
▸创新点4：设计方法论，提供了详细的集成CMOS PA设计方法，包括PSCT的分析和与传统功率合成变压器的比较，为后续研究提供了可复用的设计框架。
Abstract
In this paper, a linear CMOS power ampli fier (PA)
with high output power (34-dB m saturated output power) for
high data-rate mobile applications is introduced. The PA incor-
porates a parallel combination of four differential PA cores to
generate high output power with good ef ficiency and linearity.
To implement an ef ficient on-chip power combiner in a small
form-factor, we propose a parallel-series combining transformer
(PSCT), which mitigat es drawbacks and limitations of conven-
tional power-