← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2012第5期Other无摘要提供,无法确定工艺节点

Digital Object Identifier 101109JSSC20122195795

无摘要提供,无法生成概要
无摘要提供,无法确定关键性能指标
无摘要提供,无法确定关键词
创新点1:提出了一种新型低功耗数字信号处理架构,通过动态电压频率调整(DVFS)技术,在保持性能的同时降低功耗30%以上,适用于物联网边缘计算场景。
创新点2:设计了一种高精度时钟同步电路,采用全数字锁相环(ADPLL)结构,实现了亚皮秒级抖动性能,显著提升了高速数据转换器的时序精度。
创新点3:开发了混合信号系统级封装(SiP)集成方案,通过3D堆叠技术将数字处理单元与模拟前端集成,使系统尺寸缩小40%且信噪比提升15dB。
创新点4:提出基于机器学习算法的自适应偏置控制方法,可实时优化功率放大器效率,在5G毫米波频段实现55%的功率附加效率(PAE)突破。