← 返回 JSSC 论文列表JSSC 2012第7期RF & Wireless90nmSAR ADC
A 04716 mW 5-bit 051 GSs Time-Interleaved SAR ADC for Low-Power UWB Radios
一款用于超宽带无线电的低功耗5位时间交错SAR ADC，具有高能效和小面积特点。
5-bit, 0.5 GS/s at 0.75 V, 1 GS/s at 1 V, 0.47 mW/1.6 mW, ENOB 4.7/4.8 bits
SAR ADC时间交错超宽带无线电低功耗自校准
▸创新点1：400aF单位电容器（电路创新）：采用400aF的超小单位电容器，显著降低了电容阵列的面积和功耗，同时保持了高精度的采样性能，适用于低功耗UWB应用。
▸创新点2：偏移校准技术（方法创新）：引入偏移校准技术，有效消除了比较器和放大器中的直流偏移，提高了ADC的线性度和精度，无需复杂的校准方案。
▸创新点3：自复位比较器（电路创新）：设计自复位比较器，减少了比较器的复位时间和功耗，提高了ADC的转换速度和能效，特别适用于高速采样场景。
▸创新点4：分布式时钟分频器（系统创新）：采用分布式时钟分频器，优化了多通道时间交织ADC的时钟分配，减少了时钟抖动和功耗，提升了系统的整体性能和稳定性。
Abstract
This paper presents a 16-ch annel time-interleaved
5-bit asynchronous SAR ADC for UWB radios. It proposes 400
aF unit capacitors, offset calibration, a self-resetting comparator
and a distributed clock divider to optimize the performance. The
prototype in 90 nm CMOS occupies only 0.11 mm
including de-
coupling capacitors. Two relevant modes for UWB are supported:
0.5 GS/s at 0.75 V supply, and 1 GS/s at 1 V supply with 0.47 mW
and 1.6 mW power consumption respectively. With an ENOB of
4 . 7a n d