← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2012第1期Digital Circuits32nm

A 32 nm 31 Billion Transistor 12 Wide Issue Itanium Processor for Mission-Critic

32纳米工艺制造的Itanium处理器,含31亿晶体管,支持多核多线程与高速互联。
32 nm CMOS, 3.1 billion transistors, 50 MB cache, 128 GB/s processor bandwidth, 45 GB/s memory bandwidth
Itanium处理器多核高速互联32纳米工艺大容量缓存
创新点1:多线程核心设计 - 该处理器采用八个双线程64位核心,显著提升了并行处理能力,适用于高性能计算任务,尤其是在任务关键型应用中表现出色。
创新点2:环形系统接口 - 引入了基于环形架构的系统接口,优化了核心之间的通信效率,减少了数据传输延迟,提升了整体系统性能。
创新点3:高速处理器间互联 - 通过高速链路实现了高达128 GB/s的处理器间带宽和45 GB/s的内存带宽,极大地提升了数据吞吐量和系统响应速度。
创新点4:集成大容量缓存 - 处理器集成了50 MB的片上缓存,减少了内存访问延迟,提高了数据处理效率,特别适合大数据和高性能计算应用。
Abstract
Biro, Bill Bowhill , Member , IEEE, Jason Crop, Kevin Duda, Eric S. Fetzer, Member , IEEE, Olivier Franza , Member , IEEE, Tom Grutkowski, Casey Little , Member , IEEE, Charles Morganti, Gary Moyer , Member , IEEE, Ashley Munch, Mahalingam Nagarajan , Member , IEEE, Cheolmin Parks, Member , IEEE, Christopher Poirier, Bill Repasky , Member , IEEE, Edi Roytman, Tejpal Singh, Member , IEEE, and Matthew W. Stefaniw Abstract—An Itanium® processor implemented in 32 nm CMOS with nine layers of Cu cont