← 返回 JSSC 论文列表JSSC 2012第3期RF & Wireless65nmCDREqualizer
A Fully-Integrated 40-Gbs Transceiver in 65-nm CMOS Technology Ming-Shuan Chen Y
65nm CMOS工艺下实现的全集成40Gb/s收发器
40Gb/s PRBS数据，20cm Rogers信道（19dB损耗@20GHz），BER<10^-12，总功耗655mW
全集成收发器40Gb/sFIR滤波器LC延迟线数字自适应均衡
▸创新点1：5抽头FIR滤波器与LC延迟线的结合（方法创新）。通过精确调整的LC延迟线实现5抽头FIR滤波器，显著提高了信号处理的精度和速度，适用于40 Gb/s的高速数据传输，有效减少了信号失真。
▸创新点2：数字自适应均衡器前端（系统创新）。接收端采用3-tap FIR滤波器作为均衡器前端，结合数字自适应技术，动态调整信号参数，显著提升了信号接收的稳定性和抗干扰能力，适用于高损耗信道（19-dB loss at 20 GHz）。
▸创新点3：多数表决相位检测的子速率时钟数据恢复（电路创新）。通过多数表决相位检测技术实现子速率时钟和数据恢复，提高了时钟同步的准确性和可靠性，同时降低了功耗（总功耗655 mW）。
▸创新点4：全集成40 Gb/s收发器设计（系统创新）。在65-nm CMOS工艺下实现全集成设计，支持40 Gb/s数据传输，具有高集成度和低功耗特点，适用于高性能通信系统。
Abstract
This paper introduces a fully -integrated wireline
transceiver operating at 40 Gb/s . The transmitter incorporates a
5-tap finite-inpulse response (FIR) filter with LC-based delay lines
precisely adjusted by a closed-loop d elay controller. The receiver
employs a similar 3-tap FIR filter as an equalizer front-end with
digital adaptation, and a sub-rate clock and data recovery circuit
using majority voting phase de tection. The transceiver delivers
40-Gb/s 2
1 PRBS data across a Rogers channel of 20