← 返回 JSSC 论文列表JSSC 2012第1期Wireline I/O44nmDRAM
A 16 V 14 Gbpspin Consumer DRAM With Self-Dynamic V oltage Scaling Technique in
介绍了一种采用自动态电压调节技术的512Mbit DDR2 SDRAM，提升芯片寿命和性能。
44nm标准DRAM工艺技术，1.8V电源，17.7mm²/50die面积
自动态电压调节DDR2 SDRAM自适应设计延迟锁定环时钟门控
▸创新点1：自动态电压调节技术（SDVS）通过根据工作频率和工艺偏差动态调整内部供电电压，显著提升了电路的时序容限，并在电压降低300mV时使芯片寿命延长23倍以上，属于系统级低功耗设计创新。
▸创新点2：自适应带宽延迟锁定环（DLL）通过优化数据窗口宽度，提高了DRAM在高频操作下的信号完整性，属于电路级性能增强创新（实测200MHz下IDD3P降低9.3%）。
▸创新点3：自适应时钟门控技术通过智能管理时钟分布网络的动态功耗，在25℃/200MHz条件下减少IDD3N电流8.8%，属于电路级功耗优化创新。
▸创新点4：工艺变异感知设计结合44nm DRAM工艺，采用频率自适应架构，在1.8V供电下实现14Gbps高速传输，属于工艺-电路协同设计创新（芯片面积17.7mm²）。
Abstract
IEEE, Ki-Han Kim, Y oung-Kyoung Choi, Ju-Hwan Sohn, Nak-Kyu Park,
Kwan-Weon Kim, Chulwoo Kim , Senior Member , IEEE, Y oung-Jung Choi, and Byong-Tae Chung
Abstract—A 512 Mbit consumer DDR2 SDRAM that uses
self-dynamic voltage scaling (SDVS) and adaptive design tech-
niques is introduced in this paper. With the increase in the
significance of process variation, higher performance require-
ments reduce the allowable design margin in DRAM circuits.
However , self-dynamic voltage scaling gives a gre