← 返回 JSSC 论文列表JSSC 2012第6期Data Converters0.35/3-μm 3.3/18-V 1P3M CMOSDelta-Sigma ADCNeural Network Accelerator
A 100 W 51-Channel Digital Class-D Audio Amplifier With Single-Chip Design Jia-Mi
一款100W 5.1声道单芯片数字D类音频放大器，采用低压数字电路和高压开关电源级设计。
100W RMS输出功率, 失真<0.7%, 效率88%
D类放大器单芯片设计多声道数字输入高效率
▸创新点1：双环路谐振器设计显著提高DSM（Delta-Sigma调制器）的稳定输入范围，通过优化反馈路径和频率响应，将失真率降低至0.7%以下，同时支持更高的输出功率（100 W RMS）。这是方法创新。
▸创新点2：多相PWM开关技术通过错开多通道输出级的开关时序，有效减少电源反弹（supply bouncing），提升系统稳定性。这是电路创新，实测电源效率达88%。
▸创新点3：高抗噪过流保护电路采用独特的噪声抑制设计，在高压（18-V）环境下仍能可靠工作，解决了传统保护电路在噪声干扰下误触发的问题。这是电路创新。
▸创新点4：单芯片集成低压（LV）数字处理与高压（HV）功率级，采用0.35/3-μm 3.3/18-V CMOS工艺，在48.9 mm²面积内实现5.1声道全功能，兼具成本效益与性能。这是系统级集成创新。
Abstract
A 100 W, 5.1-channel, single-chip, digital-input
class-D audio ampli fier with a low-voltage (LV) digital circuit
and high-voltage (HV) switching power stage is designed for
moderate-performance and cost-e ffective speaker systems. The
LV portion, including multi-channel audio processors, delta-sigma
modulators (DSMs), and pulse-width modulation (PWM) genera-
tors, is implemented with a stand ard CMOS digital cell-library.
A dual-loop resonator is proposed to increase the stable input
range of th