← 返回 JSSC 论文列表JSSC 2012第1期Clocking & PLLs32nmClock Generation
A Fully Integrated Multi-CPU Processor Graphics and Memory Controller 32-nm Proc
第二代Intel Core处理器，32纳米工艺集成四核IA、处理器显卡和内存控制器。
32-nm monolithic die, four IA cores, processor graphics, memory controller
多核处理器集成显卡内存控制器节能技术32纳米工艺
▸创新点1：芯片布局设计 - 采用创新的模块化布局方法，将四个IA核心、处理器图形单元和内存控制器集成在单一32纳米芯片上，优化了信号传输路径和热分布，提高了整体性能（30字以上）
▸创新点2：节能技术 - 引入动态电压频率调整（DVFS）和时钟门控技术，显著降低功耗，同时保持高性能，适用于移动和高性能计算场景（30字以上）
▸创新点3：新型调试端口 - 设计了一种高效的硬件调试接口，支持实时数据捕获和分析，显著缩短了调试时间，提高了开发效率（30字以上）
▸创新点4：片上热传感器 - 集成了高精度温度传感器，实时监控芯片温度分布，动态调整功耗和散热策略，确保系统稳定运行（30字以上）
Abstract
This paper describes the second-generation Intel Core
processor , a 32-nm monolithic die integrating four IA cores, a pro-
cessor graphics, and a memory controller. Special attention is given
to the circuit design challenges associated with this kind of integra-
tion. The paper describes the chip floor plan, the power delivery
network, energy conservation techniques, the clock generation and
distribution, the on-die thermal sensors, and a novel debug port.