← 返回 JSSC 论文列表JSSC 2012第5期Data Converters0.13μm
A 082 GHz Fully-Integrated QPLL-Timed Direct-RF-Sampling Bandpass ADC in 013 mC
一款0.8-2 GHz可调谐的全集成带通RF ADC，采用QPLL定时直接射频采样技术。
0.13μm CMOS, 3.2GHz固定采样频率, 41mW总功耗, SNDR 50dB@796.5MHz
带通ADC直接射频采样QPLLCMOS低功耗
▸创新点1：可调谐带通连续时间RF ADC，通过系统级创新实现了0.8–2 GHz频率范围内的可调谐性，支持第一和第二奈奎斯特区操作，显著提升了ADC的灵活性和适用范围。
▸创新点2：全集成QPLL实现正交相位同步，通过电路级创新将QPLL与ADC集成在同一芯片上，实现了精确的相位同步，降低了功耗和复杂度，同时达到了113 dBc/Hz的相位噪声性能。
▸创新点3：固定采样频率下的宽调谐范围，通过方法创新在3.2 GHz固定采样频率下实现了从0.8到2 GHz的宽调谐范围，解决了传统ADC调谐范围受限的问题。
▸创新点4：低功耗与高性能的平衡，通过系统与电路的协同优化，在41 mW的总功耗下实现了50 dB的SNDR（1 MHz带宽），展示了高效的能源利用与优异的信号处理能力。
Abstract
Ar e c o nfigurable bandpass continuous-time RF
ADC tunable over the 0.8–2 GHz frequency range is presented.
System- and circuit-level innovations provide low power consump-
tion and reduced circuit complex ity. The proposed architecture
operates in both the first- and second-Nyquist zones to enable a
wide tuning range from a fixed sampling frequency of 3.2 GHz.
A fully-integrated on-chip quadrature phase-locked loop (QPLL)
allows quadrature phase synchroni zation between a raised-cosine
DAC and a