JSSC 2012第1期Memory130nm

A Low-V oltage 1 Mb FRAM in 013 mC M O S Featuring Time-to-Digital Sensing for E

提出一种低电压1 Mb FRAM设计，采用时间-数字转换传感方案，适用于130nm CMOS工艺。

1 Mb, 1.0V-1.5V, 9.8pJ-19.2pJ/bit

FRAM低电压时间-数字转换非易失性存储器CMOS

▸创新点1：时间-数字转换传感方案（方法创新） - 该论文提出了一种创新的时间-数字转换（TDC）传感方案，解决了在低电源电压下感应微小电荷的挑战。通过将电荷信号转换为时间信号，再通过数字方式处理，显著提高了感应精度和能效，适用于1.0V-1.5V的低电压操作环境。

▸创新点2：低电压操作（1.0V-1.5V）（电路创新） - 该设计实现了1T1C FRAM在1.0V至1.5V的超低电压范围内稳定工作，访问能耗低至9.8pJ/bit至19.2pJ/bit。通过优化电路设计和传感方案，克服了低电压下信号衰减和噪声干扰的问题。

▸创新点3：适用于多种非易失性存储器技术（系统创新） - 论文提出的TDC传感方案具有通用性，可推广到其他非易失性存储器技术（如RRAM、MRAM等），为低电压、高能效存储器设计提供了新的技术路径。

▸创新点4：130nm CMOS工艺实现1Mb高密度FRAM（工艺创新） - 该工作在130nm CMOS工艺上成功集成了1Mb容量的1T1C FRAM，展示了TDC传感方案在高密度存储器中的可行性，为先进节点下的FRAM技术缩放提供了参考。

Abstract

In the effort to achieve low access energy non-volatile memory, challenges are encountered in sensing data at low power supply voltage. This work present s the design of a ferroelectric random access memory (FRAM) as a promising candidate for this need. The challenges of sensing dim inishingly small charge and de- veloping circuits compatible with the scaling of FRAM technology to low voltage and more advanced CMOS nodes are addressed with a time-to-digital sensing scheme. In this work, the 1T1C