JSSC 2012第3期Data Converters0.13μmDAC

A 125 ps Resolution 8b Cyclic TDC in 013 mC M O S Y oung-Hun Seo Jun-Seok Kim Ho

首次将循环ADC架构应用于时间-数字转换器，实现高分辨率低功耗。

0.13μm CMOS, 125ps分辨率, 100MHz最大频率, 4.3mW功耗

时间-数字转换器循环ADC异步时钟MDAC增益校准

▸创新点1：异步时钟方案 - 该方法创新性地采用异步时钟机制，避免了传统同步时钟的时序限制，提高了时间分辨率至125 ps，同时降低了功耗（4.3 mW@50 MHz）。

▸创新点2：全数字1.5b时间域MDAC - 电路创新中将循环ADC架构首次应用于TDC，通过数字化的时间域乘法DAC（MDAC）实现8位转换，简化了模拟电路复杂度并提升可重复性。

▸创新点3：偏移补偿增益校准 - 系统创新中引入基于2倍时间放大器的增益校准技术，有效补偿了时间放大器的偏移误差，使DNL和INL分别优化至0.7 LSB和1 LSB。

▸创新点4：高分辨率与宽动态范围 - 该设计在0.13μm CMOS工艺下实现1.25 ps单次分辨率和160 ps总转换范围，兼顾高频操作（100 MHz）与低功耗特性。

Abstract

This paper describes the ﬁrst implementation of the well-known cyclic ADC architecture into a time-to-digital con- verter. With an asynchronous cloc king scheme, an all-digital 1.5b time-domain multiplying DAC (MDAC) is repetitively used for 8b conversion. The MDAC is based on a 2 time ampli ﬁer with an offset-compensated gain calibra tion scheme. The proposed cyclic TDC, fabricated in a 0.13 m CMOS, shows a resolution of 1.25 ps with a total conversion range of 160 ps, the maximum operating fre