← 返回 JSSC 论文列表JSSC 2012第1期Memory24nmFlash Memory
A 151-mm5064-Gb 2 BitCell NAND Flash Memory in 24-nm CMOS Technology Koichi Fuku
24纳米CMOS工艺下实现64Gb 2位单元NAND闪存，具有高密度和高性能。
151mm²芯片尺寸，79%单元面积效率，14MB/s编程吞吐量，25mA操作电流，266MB/s数据传输速率
NAND闪存高密度存储CMOS工艺编程吞吐量DDR接口
▸创新点1：2物理平面配置与16KB字线长度 - 通过采用双物理平面结构和超长16KB字线设计，显著提高了存储密度和并行编程效率，使芯片面积效率达到79%，属于系统架构创新。
▸创新点2：新型位线连接架构 - 优化传统位线布线方式，减少信号干扰和延迟，结合16KB字线实现更高编程吞吐量（14MB/s），属于电路级创新。
▸创新点3：无顶层金属拥堵的外围电路布局优化 - 通过创新的floor plan设计规避顶层金属层拥堵问题，在24nm工艺下实现151mm²超紧凑芯片面积，属于物理设计创新。
▸创新点4：智能预充电算法 - 新提出的预充电检测算法和动态预充电策略降低6%编程电流（至25mA），同时提升10%编程吞吐量，属于算法-电路协同创新。
Abstract
A 64-Gb MLC (2 bit/cell) NAND flash memory with
the highest memory density to date as an MLC flash memory, has
been successfully developed. To decrease the chip size, 2-physical-
plane configuration with 16 KB wordline-length, a new bit-line
hook-up architecture, and a top-metal-congestion-free optimized
peripheral circuit floor plan, are introduced. As a result, 151 mm
/50
die size with an excellent 79% cell area efficiency is achieved. Newly
introduced precharge detect algorithm and smart precharge