JSSC 2012第12期Other40nm

A 41-pJb 16-Gbs Coded Differential Bidirectional Parallel Electrical Link Amir A

提出一种新型编码差分并行电信号传输方案，提升时序裕量并降低能耗。

40nm CMOS, 16 Gb/s, 4.1 pJ/b

编码差分并行接口时序裕量能耗效率图形存储器接口

▸创新点1：编码差分信号映射两比特信息至四线（方法创新）。该技术通过将两比特信息映射到四根线路上，实现了与差分信号相同的引脚效率，同时保留了差分链路的低电源噪声生成和共模噪声免疫性。

▸创新点2：消除信道第一后光标符号间干扰（方法创新）。该编码方案在整个单位间隔内完全消除了信道的第一后光标符号间干扰，从而在不损失吞吐量的情况下显著提高了时序裕量。

▸创新点3：无需信道抽头估计（系统创新）。与传统的决策反馈均衡器（DFE）不同，该方案不需要进行信道抽头估计，简化了系统设计并降低了实现复杂度。

▸创新点4：40-nm CMOS工艺实现的高能效接口（电路创新）。该原型系统在40-nm CMOS工艺中实现，能够在16根线路上以16 Gb/s的速度传输数据，并实现了4.1 pJ/b的能效，显著提升了系统性能。

Abstract

This paper introduces a novel signaling sch eme for parallel high-speed interfaces. The new signaling, called coded dif- ferential (CD), maps two bits of information to four wires and, therefore, has the same pin-ef ﬁciency as differential signaling. The coding scheme is designed in such a way that the parallel inter- face preserves many of the attracti ve properties of a differential link such as low supply noise generation and immunity to common- mode noise. The CD receiver also incorporates d