JSSC 2012第9期Data Converters0.18μmSAR ADC

Digitally Calibrated 768-kSs 10-b Minimum-Size SAR ADC Array With Dithering Ruoy

提出一种基于数字校准和抖动技术的最小尺寸10位SAR ADC阵列设计。

768 kS/s, 10-bit, 15μm x 710μm

SAR ADC数字校准抖动技术电容阵列ADC阵列

▸创新点1：基于抖动的数字校准方法。该方法通过数字技术测量和校准SAR ADC中的电容失配，无需模拟校准电路，显著降低了面积和功耗，同时提高了ADC的动态性能。具体实现了0.55-LSB的DNL和0.77-LSB的INL，平均ENOB提升至9.83位。

▸创新点2：改进的位循环程序避免代码间隙。通过优化位循环流程，有效解决了电容抖动引起的代码间隙问题，确保了ADC的线性度和稳定性，同时保持了高转换速率（768 kS/s）。

▸创新点3：无模拟校准开销的简单数字解码器。采用纯数字校准技术，避免了传统模拟校准的复杂电路和额外功耗，简化了ADC设计，使其在0.18微米工艺下实现了最小电容阵列尺寸（15μm x 710μm）。

▸创新点4：高密度ADC阵列设计。在256个SAR ADC的阵列中实现了高面积效率，每个ADC仅占用极小面积，同时保持了高性能（7.96-b原始ENOB），适用于高速CMOS成像传感器。

Abstract

Array sensors require a high-performance analog-to- digital converter (ADC) array with small area and low power. Successive-approximation register (SAR) ADC has good potential for ADC array due to its simple analog circuit s. However, SAR ADCs with 10-b resolution and higher normally need a large capacitor array due to the stringent matching requirement. The large capacitor array also limits the ADC d ynamic performance. The capacitor mismatch has been c ompensated by analog calibra- tion techni