← 返回 JSSC 论文列表JSSC 2012第5期RF & Wireless130 nmLNA
A Low Power Inductorless LNA With Double Enhancement in 130 nm CMOS François Bel
本文介绍了一种130 nm CMOS工艺下低功耗无电感差分低噪声放大器设计。
20 dB增益, 4 dB噪声系数, 1.32 mW功耗
低噪声放大器CMOS无电感低功耗2.45 GHz
▸创新点1：无电感设计（电路创新）。该设计完全避免了电感的使用，通过优化电路拓扑和器件参数，实现了高增益和低噪声系数，同时降低了芯片面积和成本。
▸创新点2：双增强技术（方法创新）。采用双增强技术，显著提升了MOS晶体管的增益和噪声性能，克服了130 nm CMOS工艺中晶体管固有增益低的限制。
▸创新点3：低功耗优化（系统创新）。通过精细的功耗管理策略和电路设计，实现了仅1.32 mW的功耗，同时保持了20 dB的增益和4 dB的噪声系数，适用于低功耗ISM频段应用。
▸创新点4：高性能指标（性能创新）。该设计在2.45 GHz频段下实现了20 dB的增益和4 dB的噪声系数，同时保持了较低的功耗和较高的线性度，满足了ISM频段应用的需求。
Abstract
This paper presents the design of a low power differ-
ential Low Noise Ampli fier (LNA) in 130 nm CMOS technology
for 2.45 GHz ISM band applications. The circuit bene fits from sev-
eral -enhancements. These techniques provide a high gain and
reduced Noise Figure (NF) in spite of the low intrinsic of the
MOS transistors. Moreover, the cir cuit is fully inductorless. Main
design points are described and t he performance tradeoffs of the
circuit are discussed. A prototype has been implemented and it