← 返回 JSSC 论文列表JSSC 2012第3期Data Converters0.13μmDAC
A 1 W 104 dB SNR Filter-Less Fully-Digital Open-Loop Class D Audio Ampli fier Wit
设计了一种高性能全数字PWM DAC和开关输出级，用于便携设备驱动扬声器。
1.2V电源电压, 3.6V/5V输出, 0.5W/1W输出功率, 104dB A加权动态范围, 0.2%总谐波失真
全数字PWM DAC无滤波器设计谐波失真消除时钟扩展技术高效DC-DC转换
▸创新点1：四进制脉宽调制（Quaternary PWM）方案实现无滤波器设计（系统创新）。该技术通过多电平调制替代传统二进制PWM，显著降低带外噪声，使输出可直接驱动扬声器而无需模拟LC滤波器，节省面积和成本，同时保持104 dB的A加权动态范围。
▸创新点2：预调制DSP算法消除谐波失真（方法创新）。采用数字信号处理技术在调制前预补偿非线性失真，将总谐波失真（THD）控制在0.2%以下，解决了开环架构固有的调制失真问题，且不依赖反馈电路。
▸创新点3：时钟扩展技术降低电磁辐射（电路创新）。通过动态调制开关频率的时钟域，将EMI辐射峰值降低约15 dB，同时对音频性能影响极小（SNR仅下降0.5 dB），满足便携设备EMC要求。
▸创新点4：混合供电架构优化能效（系统创新）。数字部分采用1.2V低电压供电，输出级由高效DC-DC转换器提供3.6V/5V可调电压，实现81%的整体效率（含数字模块），在1W输出时功耗仅1.23W。
Abstract
This paper presents the design and implementation of
a high-performance fully-digit al PWM DAC and switching output
stage which can drive a speaker in portable devices, including cel-
lular phone s. Thanks to the quaternary pulse-width modulation
scheme, filter-less implementation are possible. A pre-modulation
DSP algorithm eliminates the harmonic distortion inherent to the
employed modulation process, and an oversampling noise shaper
reduces the modulator clock spee d to facilitate the hardware