JSSC 2012第2期RF & Wireless0.18μmNeural Network Accelerator

A Power-Efﬁcient Receiver Architecture Employing Bias-Current-Shared RF and Base

提出一种采用偏置电流共享的高效能接收器架构，实现低噪声和高线性度。

0.18μm CMOS, 1.8V, 44.5dB增益, 4.3dB NF, 20dBV OIP3

接收器架构偏置电流共享低噪声高线性度CMOS技术

▸偏置电流共享技术：通过在RF和基带级之间共享偏置电流，显著降低功耗，同时保持各级的完整供电电压，实现了2.2 mA的低功耗设计（方法创新）。

▸主动噪声整形网络：采用主动噪声整形技术有效抑制RF和基带转换器产生的低频噪声，提升了系统的信噪比（电路创新）。

▸非线性增益补偿：在跨阻放大器中合成非线性增益以补偿基带压缩，显著提高了线性度，实现了20 dBV的OIP3（电路创新）。

▸无电感设计：通过避免使用集成电感，不仅减小了芯片面积至0.5 mm²，还降低了制造成本（系统创新）。

Abstract

Ap o w e r - e fﬁcient qua drature receiver employing a down-converter that uses a passi ve current-commutating mixer for frequency translation is presented. The architecture uses bias-current sharing b etween the RF and baseband stages while making the full supply voltage available to either stage. An input transconductor, realized using a differential common-source stage, converts the RF signal into a current, while baseband ampliﬁcation is achieved using a transimpedance ampli ﬁer. Active noi