2016

这篇论文（演讲）回顾了摩尔定律对半导体行业50年的影响，讨论了当前缩放面临的挑战，并展望了未来继续推进摩尔定律的路径。

本文提出物联网（IoE）的三大支柱：智能日常物体、信息中心网络和自动化实时洞察，并探讨它们如何协同工作以颠覆行业。文章预测IoE的全球经济价值达1.7万亿美元，呼吁企业和政府积极应对变革。

本文回顾了从1G到4G的移动通信发展历程，并展望了5G技术在2020年及未来的演进方向，旨在解决未来移动通信对更高数据速率、更低延迟和更大连接数的需求。

该论文展望了联网汽车的发展趋势，指出90%的汽车创新来自电子领域，汽车正从交通工具转变为移动个人信息中心。同时强调了安全连接是未来自动驾驶和ADAS系统的关键挑战。

本文提出了一种用于多芯片模块（MCM）封装的引脚高效前向时钟CNRZ-5编码串行器/解串器（SerDes），在28nm CMOS工艺中实现了每线20.83Gb/s的数据速率和0.94pJ/bit的能效，支持长达12mm的传输距离。该设计解决了高密度存储器接口和大芯片分割等应用中高速信号在封装基板上传输的挑战。

提出一种三频带PAM-4/16QAM混合调制的4通道收发机，在28nm CMOS工艺下实现40Gb/s数据率且功耗仅38mW，旨在解决高速内存接口的带宽和能效瓶颈。

该论文提出了一种用于100BASE-T1汽车以太网的模拟前端，在28nm CMOS工艺中实现，解决了单对非屏蔽双绞线（UTP）上的高速数据传输问题，并支持通过数据线供电（PoDL）。

该论文提出了一种在28nm CMOS工艺下实现的12Gb/s、0.9mW/Gb/s宽带宽注入型时钟数据恢复(CDR)电路，通过数字频率控制算法实现了无参考频率的频率捕获，解决了传统CDR需要外部参考时钟的问题。

本文提出了一种带有前馈多音调杂散消除环路的分数-N数字PLL，有效降低了分数杂散和参考杂散，实现了<-73dBc的分数杂散和<-110dBc的参考杂散，解决了PLL中杂散干扰问题。

本文提出了一种基于环形VCO的注入锁定时钟倍频器，通过连续校准机制实现PVT鲁棒性。该设计在185fs rms集成抖动和-245dB FOM下，解决了传统ILCM对PVT变化敏感的问题。

该论文提出了一种12至26GHz的分数-N锁相环，采用双连续调谐LC-D/VCO架构，解决了宽带PLL中频率调谐范围与相位噪声之间的权衡问题。通过双VCO的连续调谐，避免了传统多频带切换带来的校准复杂度和噪声退化。

本文提出了一种基于双MEMS谐振器的温度-数字转换器(TDC)，用于精密MEMS振荡器的温度补偿，解决了TDC噪声影响振荡器相位噪声的问题。该TDC实现了40μK的温度分辨率和0.12pJK²的品质因数。

本文提出了一种基于3D超声波的指纹传感器单芯片方案，解决了传统指纹传感器在穿透性和安全性方面的局限。通过集成CMOS读出电路与压电换能器，实现了高分辨率指纹成像。

本文提出一种混合多路径CMOS磁传感器，结合霍尔传感器和拾取线圈的优势，解决了传统CMOS霍尔传感器在高带宽下分辨率下降的问题。该传感器实现了210μTrms的分辨率和3MHz的带宽，适用于非接触电流检测应用。

该论文提出了一种基于热扩散原理的紧凑型温度传感器，在40nm CMOS工艺中实现了1650µm²的小面积和±0.75°C的高精度，解决了传统MOS/BJT传感器在纳米工艺下面积大、需多点校准的问题。

本文提出了一款超低功耗、小尺寸的32kHz数字温度补偿晶体振荡器（DTCXO）实时时钟（RTC）模块，工作电流仅240nA，供电电压范围1.25-5.5V。通过全数字0.1ppm补偿方案实现了整体±1ppm的计时精度，解决了传统TCXO功耗高、体积大的问题。

该论文提出了一种用于触摸控制器的100通道可配置模拟前端，支持85至385Hz的帧率，旨在解决大尺寸触摸屏中充电器噪声等共模电源噪声导致的触摸检测性能下降问题。通过差分传感等方法增强噪声抑制能力，提高了触摸检测的准确性。

该论文提出了一种负载感知预加重列驱动器，通过自适应调整预加重强度来补偿面板负载RC延迟变化，在±18%的负载变化下实现了27%的建立时间减少，适用于240Hz帧率的超高清显示。

该论文实现了一种芯片级电光3D FMCW LiDAR系统，采用电光集成技术将LiDAR微型化到芯片尺寸，解决了传统LiDAR系统体积大、精度不足的问题，实现了8μm的测距精度。

该论文提出了一种采用负输出反馈的理性转换比开关电容DC-DC转换器，解决了传统SC转换器转换比有限、难以适应输入或输出电压变化的问题，特别适用于电池电压缓慢下降的无线系统。

该论文提出了一种在40nm CMOS工艺中实现的全集成开关电容DC-DC转换器，通过可扩展的寄生电荷共享技术解决了片上电源转换效率低的问题，实现了94.6%的峰值效率。

提出了一种双输出升降压开关电容DC-DC转换器，在0.85至3.6V宽输入电压范围内实现了95.8%的峰值效率，解决了传统开关电容转换器因离散转换比导致效率受限的问题。

该论文提出了一款全集成、输入电压范围为2至13V的升降压开关电容转换器，解决了宽输入电压范围下高效功率转换的难题，峰值效率达81.5%。

本文提出了一种适用于宽输入范围（12V至100V）的自平衡零电压开关（ZVS）三电平DC-DC稳压器，采用恒定频率自适应导通时间（AOT）V2控制，实现了2MHz开关频率和90%的高效率。该设计解决了传统高频高压DC-DC变换器中开关损耗大、效率低的问题，适用于汽车和工业系统。

本文针对多相降压转换器中输出电容阻抗变化导致电流传感精度下降的问题，提出了一种电容电流传感器校准技术。该技术通过精确获取输出电容电流，优化了负载瞬态响应，显著减小了输出电压下冲和稳定时间。

提出一种单电感多浮地输出的LED驱动器，实现96%的高效率和0.5%的电流交叉调节，并支持24位色彩分辨率。通过自动电流校准（ACC）技术克服控制器延迟和工艺电压温度变化的影响。

提出一种同步浮动电流镜技术，用于多串线性LED驱动器，解决传统顺序开关导致各串LED导通占空比差异大（如80%、60%、40%、20%）从而利用率低的问题。通过同步控制实现各LED串更均衡的导通时间，最大化LED利用率。

该论文提出了一种名为“飞域”的DC-DC转换器，用于为Cortex-M0处理器供电，实现了90.8%的高效率。解决了现代SoC中多电源域需要全集成、高效率且支持大动态电流范围的DC-DC转换器的难题。

本文提出了一种用于X波段FMCW雷达的940MHz带宽、28.8µs周期的8.9GHz chirp频率合成器PLL，采用65nm CMOS工艺实现。解决了宽带chirp信号快速生成和低功耗的问题，通过低功耗相位插值器设计避免了crowbar电流。

本文提出了一种用于微型无人机的Ku波段FMCW合成孔径雷达收发机芯片，采用65nm CMOS工艺实现，功耗仅260mW，带宽1.48GHz。解决了在微型无人机平台上实现高分辨率SAR成像的低功耗、小尺寸需求。

该论文提出了一种采用W波段载波的56Gb/s 16-QAM 65nm CMOS无线收发机，通过同时上/下变频68GHz和102GHz的两个宽带中频信号，实现了56Gb/s的数据率，在0.1m距离内发射到接收的EVM为-16.5dB，解决了毫米波高速无线通信的难题。

该论文提出了一种基于注入锁定技术的outphasing调制器，用于微波高容量通信系统，解决了高峰均比（PAPR）波形下的发射效率问题。在45nm CMOS SOI工艺上实现了30dB动态范围和22%系统效率。

本文提出了一款用于60GHz多Gb/s通信的四天线路径波束赋形收发机，采用28nm CMOS工艺，旨在解决毫米波通信中高数据速率和远距离传输的挑战。该收发机支持IEEE 802.11ad标准，可实现4或6Gb/s的10米范围数据传输，并为5G小基站应用提供超过1Gb/s的峰值数据速率。

本文提出了一款用于IEEE 802.11ay标准的60GHz CMOS收发机，实现了42Gb/s的数据速率。该设计通过采用先进的电路架构和调制技术，解决了60GHz频段信道带宽有限（2.16GHz）但需要支持超100Gb/s数据率的挑战。

本文提出了一种基于电阻电荷的直接发射数字发射机，芯片面积仅0.22mm²，实现了-159dBc/Hz的极低带外噪声。该设计避免了传统模拟架构中笨重的重构滤波器，在保持高能效的同时显著减小了面积。

该论文提出了一款功耗仅为126.1mW的实时自然用户界面处理器，专为低功耗智能眼镜设计。处理器集成了深度学习核心，以解决现有头戴显示设备用户界面不丰富、电池续航短和重量重的问题。

提出一款双模式ADAS SoC，支持高性能驾驶模式（d-mode）和超低功耗停车模式（p-mode），通过RNN-FIS意图预测引擎智能触发监控记录，延长电池寿命。解决了汽车黑盒系统在停车模式下持续录像导致电池耗尽的问题。

提出了一种用于微机器人的0.55V、1.1mW人工智能处理器，通过PVT补偿技术在低电压下实现稳定工作。该处理器集成了感知和认知功能，解决了微机器人中AI处理的高功耗和电压波动问题。

该论文提出了一种在14nm工艺上实现的可重构k近邻加速器，通过自适应精度技术消除大部分向量的全精度计算，显著提升能效。实现了21.5M查询向量/秒的吞吐率和3.37nJ/向量的能耗。

该论文提出了一种名为Eyeriss的能量可重构加速器，用于高效处理深度卷积神经网络（CNN）中的卷积运算，解决了CNN计算中高能耗和低能效的问题。通过优化数据流和架构设计，Eyeriss在保持高吞吐量的同时显著降低了能耗。

该论文提出了一种用于智能物联网系统的高能效深度卷积神经网络识别处理器，解决了传统识别处理器只能加速特定应用的问题，实现了1.42TOPS/W的能效。

该论文提出了一款用于8K超高清应用的4Gpixel/s H.265/HEVC视频解码器芯片，支持8/10bit像素精度。解决了超高清视频解码中的高吞吐量和低复杂度需求，实现了7680×4320分辨率、120fps的实时解码。

该论文提出了一种SAR辅助的连续时间ΔΣ调制器，采用二阶噪声耦合技术，在65nm CMOS工艺下实现了45MHz带宽和75.3dB SNDR，功耗仅24.7mW。解决了低过采样率下宽带宽与调制器稳定性之间的矛盾。

本文提出一款2.2GHz连续时间ΔΣ模数转换器，实现了-102dBc的总谐波失真和25MHz带宽，适用于汽车收音机等宽频射频前端，满足高动态范围和线性度的需求。该设计无需滤波器即可直接连接射频前端，降低系统复杂性和干扰。

该论文提出了一种1V供电、77dB动态范围、72dB SNDR、10MHz带宽的2-1 MASH连续时间ΔΣ调制器。通过采用MASH结构实现高阶噪声整形，并利用简单放大器（如单级或反相器型）降低功耗，同时结合有源-无源架构减少放大器数量。

该论文提出了一种280µW功耗、24kHz带宽、98.5dB SNDR的斩波单比特连续时间ΔΣ调制器，实现了低于10Hz的1/f噪声转角且无斩波伪影。解决了传统CTDSM中因闪烁噪声导致的低频精度下降以及斩波技术引入伪影的问题。

该论文提出了一款采用28nm CMOS工艺的连续时间1-2级联MASH ADC，实现了465MHz信号带宽和69dB动态范围，总功耗为930mW，解决了宽带通信系统中高带宽与高动态范围之间的折衷问题。

该论文提出了一种在16nm CMOS工艺下实现的连续时间ΔΣ调制器，用于LTE-A接收机的基带ADC，通过模拟ISI减少技术实现了160MHz带宽、72dB动态范围和40mW功耗，解决了高速率通信下带宽与功耗的矛盾。

该论文提出了一种动态Zoom-ADC，通过将SAR ADC与ΔΣ ADC动态结合，解决了传统Zoom-ADC只能处理准静态信号的问题，使其能处理时变信号。在20kHz带宽内实现了107.5dB动态范围，仅消耗1.65mW功率和0.16mm2面积，兼具高能效和小尺寸。

本文提出了一种22.3位、1kHz带宽、12.7mW功耗的开关电容ΔΣ调制器，通过堆叠分裂-引导放大器技术实现。通过三种独立的功率优化技术（基于分裂采样电容）显著提升了分辨率与能效。

该论文提出了一种基于32nm CMOS的纳米间隙换能器阵列，用于电化学DNA测序。芯片集成了8个32×32像素阵列，共8192个感测点，通过行译码器和列并行ADC实现高效读出，解决了高密度传感器读出和生物检测的集成问题。

本文设计了一种基于Keccak的无线认证标签，通过每次查询更新密钥来提升安全性，并采用FeRAM非易失性触发器实现状态备份，以抵御电源毛刺攻击。解决了低成本标签在供应链管理中的安全漏洞。

该论文提出了一种基于SPAD（单光子雪崩二极管）的16×16像素量子随机数发生器，实现了128 Mb/s的生成速率，并具有-74dB的光抑制比和-6.7ppm/°C的偏置稳定性，解决了传统随机数发生器在安全通信中易受攻击的问题。

该论文提出了一种基于薄膜电子技术的柔性EEG采集与生物标志物提取系统，解决了传统EEG系统中电极设置复杂、患者不适以及信号采集易受干扰等问题。通过采用低成本、一次性、柔性预凝胶电极阵列，实现了多通道低幅度EEG信号的稳健采集。

该论文提出了一种基于a-IGZO薄膜技术的柔性像素阵列，实现了电荷到电流的增益为59μA/pC和0.33%的非线性度，用于低成本、高动态范围的X射线成像背板，支持低剂量和视频速率成像。

该论文展示了一款基于柔性薄膜晶体管（TFT）的NFC转发器芯片，实现了与ISO NFC标准兼容的数据速率。通过自对准金属氧化物工艺，在柔性基底上实现了高速逻辑电路，解决了柔性电子在NFC应用中速度不足的问题。

论文提出了一种全集成半双工数据/功率传输系统，实现了高达40Mb/s的数据速率和23mW的输出功率，并集成了5kV的片上隔离电压，解决了传统分离元件或后处理工艺带来的集成度低和成本高的问题。

该论文提出了一款用于汽车电子的3-40V宽输入电压、10-30MHz开关频率的GaN驱动器。通过主动自举（BST）平衡电路和VSW双沿死区时间调制技术，解决了高压波动下GaN驱动器的可靠性和效率问题。

本文提出了一种在10nm FinFET工艺下实现的128Mb SRAM，通过辅助调整系统优化功耗、性能和面积。该系统解决了先进工艺节点下SRAM最小工作电压（VMIN）因变异性增加而难以降低的问题，平衡了位单元的可写性和稳定性。

本文提出了一种工作在560mV低电压下的1R1W 8T SRAM阵列，利用小信号传感和电荷共享位线技术解决了传统双端口SRAM的读干扰和写干扰问题，实现了高密度（Mb/mm2）存储。

该论文提出了一种在28nm FDSOI工艺中实现的可重构双端口存储器，集成了错误检测与纠正（EDAC）功能，旨在解决低电压下SRAM因PVT变化导致的传感延迟变化和性能裕度问题。通过可重构架构和EDAC，该设计降低了低电压操作所需的保护带，提升了电压可扩展性。

该论文实现了一款采用20nm CMOS工艺的8Gb GDDR5 DRAM，数据速率达到9Gb/s/pin，为当时最高速率的GDDR5 DRAM。为了解决高速运行下的可靠性问题，论文引入了NBTI监测器、均衡和占空比校正的WCK时钟接收器以及CML-to-CMOS转换器等电路技术。

该论文提出了一款1.2V 20nm工艺的HBM DRAM，实现了307GB/s的高带宽，并引入了晶圆级高速I/O测试方案和考虑温度分布的自适应刷新技术，以满足高性能计算和图形应用对更高带宽DRAM的需求。

本文提出了一款1.2V 64Gb 8通道256GB/s的HBM DRAM，采用外围基底芯片架构和小摆幅技术以应对重负载接口，解决了高性能计算和服务器市场中对高带宽和灵活容量配置的需求。

该论文提出了一种1.1V供电、68.2GB/s带宽的8Gb Wide-IO2 DRAM，并引入了非接触式微凸点I/O测试方案以解决传统测试中的接触问题。该设计旨在满足物联网时代对高性能、低功耗移动DRAM的需求。

本文提出了一款应用于动态频率和核心计数值缩放的分数-N数字锁相环(DPLL)，覆盖0.5至9.5GHz频率范围，锁定时间仅1.2µs，周期抖动为±1.25% UI，采用16nm CMOS工艺制造。该设计解决了SoC在动态频率缩放和核心快速上电过程中对快速锁定、无频率过冲及宽频率范围的需求。

该论文提出了一种0.2-1.45GHz的亚采样分数分频全数字乘法延迟锁定环(MDLL)，通过零偏移孔径鉴相器实现杂散抑制，解决了传统MDLL在分数倍频时杂散性能差的问题。

本文提出了一种基于脉冲宽度比较器和双注入技术的2.4GHz数字MDLL，在28nm CMOS工艺下实现了1.5mW的低功耗。该设计解决了传统MDLL倍频因子受限的问题，通过双注入技术有效抑制了抖动累积，实现了低抖动时钟生成。

该论文提出了一种用于SoC的锁相环（PLL），在0.15至5GHz频率范围内功耗仅为0.17至3.5mW，并具备15dB内置电源噪声抑制和自带宽控制功能。该PLL采用模块化设计，可作为本地时钟源或时钟生成中枢的一部分，有效解决了SoC中多PLL系统的低功耗和高电源噪声抑制需求。

该论文提出了一种3.2GHz数字锁相环（PLL），通过背景电源噪声消除技术来抑制电源噪声对PLL抖动性能的影响，避免了传统去耦电容或低压差稳压器（LDO）带来的面积和功耗开销。

该论文提出了一种电压可缩放、频率无关的准谐振时钟（QRC）实现方案，解决了传统谐振时钟在宽电压-频率（VF）范围内可扩展性差的问题，从而支持0.7V至1.2V的动态电压频率调整（DVFS）系统。

本文提出一种基于时间积分控制的2.2GHz锁相环（PLL），采用65nm CMOS工艺，面积仅0.0021mm²，功耗1.82mW。通过时间域积分替代传统大环路滤波器电容，解决了模拟电荷泵PLL面积大的问题。

该论文在65nm CMOS工艺中实现了一个集成0.56THz频率合成器，解决了太赫兹频段本地振荡器源的需求。该合成器具有21GHz的锁定范围和-74dBc/Hz@1MHz偏移的相位噪声，适用于行星科学、天体物理和射电天文学等应用。

本文提出了一种可扩展的28GHz耦合锁相环（PLL），采用65nm CMOS工艺，通过单线同步技术实现大规模5G毫米波阵列中不同单元之间的相位一致性。解决了瓦片式MIMO/相控阵中LO分布和相位噪声的挑战。

该论文提出了一种采用级联时间放大时钟偏移子采样技术的3阶2.1GHz锁相环（PLL），通过3阶反馈环路实现大低频环路增益以抑制相位噪声，同时利用级联时间放大技术解决了高阶环路导致的建立时间恶化问题，实现了4.2μs的快速建立时间。

该论文提出了一款2-16GHz BiCMOS ΔΣ分数N PLL频率合成器，集成了VCO和倍频器，用于无线回程应用。解决了无线基础设施中高频宽带频率合成集成度低的问题。

该论文提出一种用于物联网（IoE）的互补LC压控振荡器（VCO），通过共模共振技术实现了195dBc/Hz的优值和200kHz的低闪烁噪声拐角。解决了传统VCO在高性能与低噪声之间的权衡问题。

该论文提出了一种工作在190.5GHz的模式切换VCO，采用0.13μm BiCMOS工艺，通过创新的模式切换技术实现了20.7%的连续调谐范围和-2.1dBm的最大输出功率，解决了毫米波/太赫兹频段VCO调谐范围受限的问题。

本文提出了一种双模式时间交织环形压控振荡器(RVCO)，在0.003mm²的小面积上实现了1.7-3.5GHz的调谐范围，并达到了90-150kHz的1/f³相位噪声转角。通过时间交织技术，突破了传统环形振荡器相位噪声性能的限制。

该论文提出了一种混合模式注入频率锁定环（MI-FLL），用于自校准注入锁定振荡器（ILO）的锁定范围和相位噪声，解决了传统ILO锁定范围窄且需要额外功耗的问题。通过闭环配置，无需增加注入电流即可拓宽锁定范围并降低相位噪声。

该论文提出了一种基于边缘插值器的数字时间转换器（DTC），在28nm CMOS工艺下实现了2GHz工作频率、244fs分辨率和1.2ps峰值INL，解决了高速DTC在高分辨率与低非线性度之间的权衡问题。

该论文提出了一款工作在300GHz的40nm CMOS发射机，支持6通道32-QAM调制，每通道数据率高达17.5Gb/s，解决了太赫兹频段多通道超高速无线通信的难题。

该论文在28nm CMOS工艺中设计了一款68.1至96.4GHz的可变增益低噪声放大器（LNA），以支持E-Band通信系统的高数据速率需求。通过实现超过20dB的增益和宽频带内平坦的噪声系数，解决了宽带低噪声接收前端的关键挑战。

该论文提出了一种频率可重构的毫米波功率放大器，采用主动阻抗合成和非对称非隔离组合器架构，能够在宽频率范围内实现近最优性能。解决了传统功率放大器因输出匹配或组合网络带宽限制而工作频率范围有限的问题。

本文设计了一种工作在86-94.3GHz W波段的CMOS发射机，采用65nm工艺实现了15.3dBm输出功率和9.6%的效率，解决了高频段功率与效率的权衡问题，适用于成像和雷达系统。

本文提出了一种在65nm CMOS工艺中实现的300GHz无线锁定2×3阵列，通过创新的锁相技术实现了5.4dBm的辐射功率和5.1%的直流到射频效率，解决了太赫兹频段CMOS阵列频率和相位锁定困难的问题。

该论文提出了一种用于5G相控阵的28GHz高效线性功率放大器，采用28nm bulk CMOS工艺。通过优化电路结构，解决了毫米波功率放大器在功率回退下的效率与线性度折衷问题。

该论文提出了一种用于RF功率放大器的供电调制器，实现了83%的效率和-136dBm/Hz的噪声性能，适用于LTE-40MHz和GSM 35dBm应用。解决了在平均功率跟踪和包络跟踪方法中，如何设计高效低噪声的供电调制器集成电路的挑战。

该论文提出了一种用于电气平衡双工器的双频平衡网络，工作频率0.7-1GHz，旨在解决FDD移动系统中在TX和RX两个频率上同时平衡天线阻抗的挑战。通过片上可调阻抗实现双频段隔离，适用于4G/5G移动系统。

该论文提出了一种用于射频电流无源混频器的滤波跨阻放大器（TIA），功耗仅为1.92mW。通过优化电路结构，在保持低输入阻抗的同时实现了滤波功能，有效降低了混频器输出端的电压摆幅，改善了接收机的噪声和线性度性能。

该论文提出了一种单周期最大功率点跟踪（MPPT）电荷泵能量采集器，采用基于晶闸管的压控振荡器（VCO），无需存储电容。解决了传统可重构电荷泵缺乏启动和自维持能力的问题，实现了低功耗、高效率的能量采集。

提出一种并行SSHI整流器，用于压电能量采集，可同时处理周期性振动和冲击激励。通过电感共享和冷启动技术，实现了4µW至1mW的宽功率范围，并带来高达681%的功率提取提升。

该论文提出了一种200nA静态电流的单电感双输入三输出（DITO）转换器，用于能量收集应用。通过两阶段充电技术和工艺限制冷启动方案，解决了多输出电源管理中的高效率与低功耗问题。

本文提出一种适用于宽光照范围（100至100klux）的高效光能量采集器，通过可重构光伏电池网络和MPPT电路实现超过78%的转换效率，解决了低光照时PV电压低、升压比大以及PV特性随光照变化的问题。

该论文提出了一种用于植入式系统的电流模式无线功率接收器，通过最优谐振周期跟踪技术，解决了低接收功率下效率低下的问题，实现了高功率传输效率。

该论文提出一种面积仅1.2cm²、工作在2.4GHz的自振荡整流天线，通过联合优化电小天线和整流器电路，实现了-34.5dBm的高灵敏度，从而延长无线供电传感器的通信距离。解决了传统整流器灵敏度受限导致工作范围受限的问题。

本文提出一种6.78MHz 6W无线功率接收器，采用3电平（1×/½×/0×）可重构谐振调节整流器，实现单级AC-DC转换与电压调节，解决了传统两级拓扑（整流器+降压转换器）效率低、体积大的问题。

该论文提出了一款176通道、体积仅0.5cm³、重量0.7g的无线植入式神经刺激器，用于脊髓损伤后运动功能恢复。通过硬膜外脊髓刺激调制腰骶神经网络，实现了对大鼠运动功能的恢复。

该论文提出了一种集成OLED/OPD与CMOS SoC的SpO2/ExG监测贴片，利用有机材料的光学特性和CMOS SoC的功能性能，实现了低功耗（141µW）的血氧和心电图监测。解决了传统分立器件在柔性、低成本生物医学监测中的集成难题。

该论文提出了一种基于压缩采样的光电容积描记（PPG）读出芯片，嵌入直接心率和心率变异性（HR/HRV）提取功能，总功耗仅172µW。解决了长期心血管和心理健康监测中低功耗与实时心率变异性分析的需求。

该论文提出了一款工作在0.5V超低电压、功耗仅55µW的64×2通道双耳硅耳蜗芯片，用于事件驱动立体声音频传感。通过采用事件驱动架构，芯片的功耗随输入音频活动动态变化，解决了传统音频前端在高能效事件驱动系统中的功耗瓶颈问题。

该论文提出一种用于功能性电刺激(FES)的22V耐压、56µW功耗的主动电荷平衡器。它能够在单相刺激下实现100%电荷补偿，并支持36%的幅度校正，从而避免电荷积累和电极腐蚀。

本文提出了一种采用0.13µm SOI CMOS工艺的966电极神经探针，具有384个可配置通道，用于同时记录动作电位和局部场电位信号。该探针通过高密度电极阵列和可配置通道设计，实现了大规模神经信号记录并最小化组织损伤。

该论文提出了一种多功能的CMOS微电极阵列（MEA）系统，集成了59,760个电极和2048个电生理通道，同时具备阻抗测量和神经递质检测功能。该系统通过结合有源像素和开关矩阵方法，在保持良好噪声性能的同时实现了大规模并行记录。

该论文提出了一种采用动态电压频率缩放（DVFS）和快速开关技术的源同步收发器，在65nm CMOS工艺中实现了16Mb/s至8Gb/s的宽数据率范围，并将能效从14.1pJ/b降低至5.9pJ/b。通过DVFS根据数据率调整供电电压，结合快速开关模式，解决了传统串行链路在低数据率下能效低的问题。

本文提出了一种采用14nm CMOS工艺实现的32Gb/s双向4通道电容耦合链路，每比特能耗仅为4pJ/b，用于近程通信。该设计解决了传统电感耦合采样率低和传输线耦合带宽受限的问题，实现了高能效高速连接。

该论文针对下一代8K电视显示面板接口的数据速率超过140Gb/s的需求，设计了一款6Gb/s的3抽头前馈均衡（FFE）发射机和5抽头判决反馈均衡（DFE）接收机，采用65nm/0.18µm CMOS工艺，解决了大屏幕高通道损耗下的高速均衡问题。

该论文提出了一种采用3D集成技术将硅光子器件与55nm BiCMOS电子电路集成的56Gb/s发射机，解决了数据中心高带宽互连中的功耗效率问题。通过优化光子和电子器件的协同设计，实现了300mW功耗下的56Gb/s数据传输。

该论文提出了一款双通道64Gbaud线性差分跨阻放大器，采用0.13μm BiCMOS工艺，实现了10kΩ跨阻增益和5%总谐波失真，并集成了自动增益控制功能，解决了长距离光通信中高线性度、低噪声前端的需求。

本文提出了一种采用14nm FinFET工艺实现的30Gb/s接收数据路径，功耗仅0.8pJ/b，适用于短距离铜信道通信。该设计满足了CEI-28G-VSR标准对低功耗均衡器的需求，实现了低于1pJ/b的能效目标。

本文提出了一种结合1阶IIR DFE和1阶离散时间DFE的均衡器架构，在16Gb/s速率下成功补偿28dB信道损耗。同时，设计了一种基于边缘检测的自适应算法，实现了5μs的快速收敛且无需额外高速硬件。

该论文提出了一种采用极简设计方法的40Gb/s有线接收器，通过减少数据路径和时钟路径中的级数来降低功耗并提高带宽，实现了0.35mW/Gb/s的功率效率，显著优于传统接收器。

该论文提出了一款用于视觉受损者导航设备的低功耗3D视觉处理器，工作在0.6V低电压下，功耗仅8mW。它通过处理立体或ToF相机生成的深度图像，将其转换为3D点云，以提取环境空间信息，从而辅助导航。

该论文提出了一种无源开关电容矩阵乘法器（SCMM），通过协同设计的无位线存储器实现高能效矩阵乘法，在40nm工艺下达到2.5GHz工作频率和7.7TOPS/W的能效。

该论文提出一款用于GPS信号处理的自校准加速器，采用模拟计算技术实现高能效。在65nm LP CMOS工艺下，实现了36.8 2b-TOPS/W的能效，解决了传统数字处理能效低的问题。

本文提出了一款全集成0.55THz近场传感器，采用0.13µm SiGe BiCMOS工艺实现。该传感器通过近场探测突破了传统太赫兹成像的衍射极限，实现了8µm的横向分辨率，并消除了外部照明带来的远场背景杂散干扰。

该论文提出了一款210至305GHz的CMOS接收机前端，用于旋转光谱学中的气体分子检测。通过集成片上天线并采用相位补偿人工磁导体（PC-AMC）替代金属反射器，实现了13.9至19dB的单边带噪声系数。

该论文提出了一种40-330GHz的无合成器太赫兹片上光谱仪，利用电磁散射实现宽带频谱分析，避免了传统下变频架构中大量频率合成器和倍频器的需求。解决了太赫兹传感系统中高分辨率与宽带宽难以兼顾的问题。

本文提出了一种基于65nm CMOS工艺的100GHz无Dicke开关辐射计，通过消除传统Dicke辐射计中参考负载切换的时间浪费，实现了100%的时间效率，同时达到0.43K的噪声等效温差（NEΔT）。该设计适用于地球科学遥感、被动成像等应用。

本文提出了一种320GHz亚谐波混频相干成像器，采用0.13μm SiGe BiCMOS工艺，通过相干检测代替传统非相干直接检测，显著提升了灵敏度，解决了太赫兹成像中因输出功率衰减快导致的低灵敏度问题。

本文提出了一种基于ADPLL的接收机，采用混合环路干扰抑制技术，在65nm CMOS工艺下实现5.5mW功耗，解决了传统PLL接收机邻道干扰抑制不足的问题，满足BLE应用需求。

该论文提出了一种超低功耗接收机，采用传输参考和移位限幅器技术，以增强对带内干扰的抵抗能力，解决了无线传感器节点在ISM频段共存干扰下的设计难题。

本文提出了一种用于物联网(IoE)应用的超低功耗IEEE 802.11ah全数字极坐标发射机。该发射机支持1MHz/2MHz信道带宽，实现了1.3nJ/b的能效，适用于长距离、可扩展数据速率的无线通信。

该论文提出了一款面向物联网（IoE）的收发器，工作频率覆盖160至960MHz，符合ETSI Class-1标准。通过实现100dB的阻塞抑制、70dB的邻道抑制以及仅800pA的待机电流，解决了IoE设备在强干扰环境下低功耗通信的难题。

该论文提出了一款面向IoE可穿戴设备的GNSS接收机，采用28nm FD-SOI工艺，在0.7V低电压下实现了1.5-2.3mW的低功耗和2.5-3.8dB的低噪声系数，解决了可穿戴设备对低功耗和高灵敏度GNSS接收的需求。

本文提出了一种可编程接收机前端，通过在小于1.25倍信号带宽的频率偏移处实现超过17dBm的IIP3，解决了传统接收机在近带外阻塞下线性度不足的问题。该设计采用创新的电路技术，在保持高选择性的同时显著提升了线性度。

该论文提出了一种体积仅为10mm³、基于玻璃基板的注射器植入式近场无线电系统，解决了毫米级天线受限和微型电池供电能力不足的挑战。通过超低功耗设计和紧凑封装，实现了适用于医疗植入节点的无线通信。

本文提出了一款在65nm CMOS工艺中实现的236nW功耗、-56.5dBm灵敏度的蓝牙低功耗唤醒接收机，并集成了能量收集功能，旨在实现无电池的物联网传感器节点。该设计解决了传统BLE设备持续广播导致的高功耗问题，通过超低功耗唤醒接收机大幅降低待机功耗。

该论文提出了一种基于N路径开关电容增益环路的无SAW多频段收发器，通过重新配置实现射频可调发射或接收功能，解决了传统SAW滤波器占用面积大、成本高的问题。

提出一种12位2GS/s的双速率混合DAC架构，通过LSB路径过采样和MSB路径奈奎斯特降低电流单元数量，并采用脉冲时序误差预失真和带内噪声消除技术提升线性度，实现了超过74dBc的无杂散动态范围。

该论文提出了一种过采样SAR ADC，采用DAC失配误差整形技术，有效抑制了电容失配引起的非线性。在55nm CMOS工艺中实现了105dB SFDR和101dB SNDR，带宽为1kHz，解决了高精度低速传感器接口中SAR ADC的非线性和噪声问题。

提出一种基于电荷注入单元DAC的6位1GS/s SAR ADC，通过新型DAC结构大幅减小芯片面积，解决了交织SAR ADC面积大导致伪影的问题，实现了单通道高速低面积转换。

本文提出了一种28nm CMOS工艺下的0.35mW 12位100MS/s SAR辅助数字斜坡ADC。针对高速SAR ADC中比较器噪声导致的功耗指数增长问题，该结构通过SAR粗量化与数字斜坡细量化结合，显著降低了比较器噪声对功耗的影响，实现了高能效模数转换。

该论文提出了一款65nm CMOS工艺下、采样率高达4GS/s、输入带宽达4GHz的时间交织射频ADC，实现了对无线通信频段的直接采样，无需下变频。解决了高速ADC在射频直接采样应用中的带宽和频谱纯度问题。

该论文提出了一种在16nm CMOS工艺下实现的4GS/s 13位流水线ADC，通过电容和放大器共享技术显著降低了功耗和芯片面积，解决了高速高分辨率ADC设计中的能效瓶颈问题。

该论文提出了一种10位2.6GS/s的时间交织SAR ADC，通过背景时序偏差校准技术解决了多通道采样中的时序失配问题，实现了高带宽和高能效，适用于WiGig和5G等射频应用。

本文提出了一种4路交织的亚区SAR-ΔΣ ADC，采用分段SAR-DAC架构（CS-DAC用于4位MSB，CR-DAC用于6位LSB），在28nm CMOS工艺中实现了0.076mm²的小面积和26.5mW的低功耗，解决了传统SAR ADC面积大、对参考噪声敏感的问题。

该论文提出了一种手持式微核磁共振（NMR）CMOS平台，通过B场稳定技术实现了50pM的灵敏度，用于多种生物/化学检测。解决了传统NMR仪器体积大、成本高的问题，适用于即时检测场景。

该论文提出了一种基于0.13µm CMOS ASIC的14GHz电池供电点对点电子自旋共振（ESR）光谱仪，用于直接检测活性氧物种（ROS），以研究氧化应激相关疾病。通过集成化设计，实现了便携式、低功耗的ESR检测系统，解决了传统ESR设备庞大且无法现场应用的问题。

本文提出了一种基于CMOS工艺的生物传感器芯片，利用120GHz和60GHz振荡器阵列探测生物水的介电弛豫特性。通过优化布局和分时复用技术，降低了功耗和频率偏差，实现了高灵敏度检测。

该论文提出了一种电池供电的高效多传感器采集系统，能够同时采集心电图、生物阻抗、皮肤电反应和光电容积脉搏波信号，解决了穿戴式健康监测设备中多模态生理信号同步采集和低功耗设计的难题。

该论文提出一种用于可穿戴医疗应用的0.6V低电压、小面积（0.015mm²）基于时间的生物医学读出电路，采用40nm CMOS工艺。它通过时间域处理技术解决了低电压下模拟前端动态范围受限的问题，适用于心电信号检测等场景。

本文提出了一种基于VCO的神经记录前端，实现了±50mV的线性输入范围，并通过数字非线性校正技术提高了线性度，解决了传统前端在处理刺激伪影时动态范围不足的问题。该设计适用于闭环神经调控中的LFP信号记录。

该论文提出了一种基于CMOS单片集成的空气颗粒物检测器，利用32个电容传感器实现粒径低至1μm的颗粒计数。解决了传统光学和重力检测方法便携性差、成本高的问题，为便携式网络化颗粒物监测提供了新方案。

该论文设计了一个25Gb/s的基于ADC的串行线接收器，采用32nm CMOS SOI工艺，旨在解决高速串行通信中模拟电路对工艺、电压、温度（PVT）敏感的问题。通过数字基带处理替代传统模拟均衡，实现了PVT无关的高性能接收。

本文提出了一款基于ADC的PAM-4模拟前端芯片，采用28nm CMOS工艺，集成了可编程增益控制和模拟峰值增强功能，实现了320mW功耗下32Gb/s的数据传输速率，解决了高速有线通信中信道损伤补偿和带宽效率问题。

本文提出了一种用于50dB损耗铜缆的25Gb/s多标准串行链路收发器，采用28nm CMOS工艺，通过自适应均衡和时钟恢复技术解决了高速数据传输中的信号衰减问题。

本文实现了一款基于28nm CMOS工艺的40/50/100Gb/s PAM-4以太网收发器，解决了NRZ信令在超过50Gb/s时功率效率和性能下降的问题。通过采用PAM-4调制技术，在高速率下实现了更好的信道适应性和功耗优化。

该论文提出了一款56Gb/s NRZ串行链路收发器，采用28nm CMOS工艺，每通道功耗仅247mW，旨在满足数据中心对超过50Gb/s高速通信的需求，并提升功率效率。

本文提出一种在28nm CMOS FDSOI工艺下，采用1V电源实现1.3Vppd输出摆幅的45Gb/s PAM-4发射器，解决了高速串行接口在低电压下需要高输出摆幅的关键问题，支持400Gb/s以太网标准的演进需求。

本文设计了一款40至64Gb/s的NRZ发射机，采用供电调节前端技术，在16nm FinFET工艺下实现高速数据传输，旨在满足数据中心和电信基础设施对更高带宽的需求，同时保持功耗不变。

本文介绍了一款采用14nm工艺的第六代核心处理器SoC，实现了低功耗和高性能。通过专用模拟电路控制功率门控晶体管的上电时序以避免可靠性问题，并采用低功耗常开电源实现寄存器原位保持，从而降低待机功耗。

本文提出五种系统电源管理技术，用于提高28nm x86-64微处理器的性能和能效。这些技术克服了Vmax可靠性、基础设施限制、老化及热限制等障碍，在成熟SoC上实现了高达15%的性能提升。

该论文介绍了一款采用20nm工艺、主频2.5GHz的超低功耗三簇CPU子系统，通过自适应功率分配技术优化移动SoC性能。为了解决片上功率精确计量问题，提出了时钟活动加法器（CAA）等新电路，实现了高效的能量管理。

该论文提出了一款用于汽车信息系统的全高清12通道视频处理SoC，功耗仅197mW，延迟70ms，解决了车载集成座舱系统中多路视频处理的高功耗和实时性难题。

该论文提出了一款基于16nm FinFET工艺的异构九核SoC，用于下一代汽车信息娱乐系统，满足ISO26262 ASIL-B功能安全标准，将随机硬件失效率降低至10^-7以下。通过集成多种处理器核和安全机制，解决了汽车座舱系统对高性能计算和功能安全性的双重需求。

该论文提出了一种在65nm CMOS工艺下实现的共享对数浮点单元（LNS-FPU），用于加速非线性函数核的计算。通过采用对数数制（LNS）替代传统浮点运算，简化了乘法、除法和指数等复杂操作，从而在0.8V电压下实现了每FLOP仅6.4至29.2pJ的高能效，适用于物联网和可穿戴设备等需要大动态范围的应用。

本文提出了一种基于ReRAM的非易失性处理器，在65nm工艺下实现。通过自适应技术，恢复时间减少6倍，时钟频率提高4倍，解决了能量收集系统中间歇供电导致的数据丢失和性能瓶颈问题。

该论文提出了一种斩波运算放大器，实现了10MHz带宽、4微秒大信号建立时间、6.5nV/√Hz噪声和2微伏失调，解决了精密测量系统中对高精度、低噪声和快速响应的需求。

本文提出了一种摆动增强的差分松弛振荡器，通过改进电路结构提高了相位噪声性能，在1.4V电压下实现了10.5MHz频率、162.1dBc/Hz的FOM和9.86psrms的周期抖动。该设计解决了松弛振荡器相位噪声性能落后于环形振荡器的问题。

本文提出一种采用PWM共模控制的全差分D类音频放大器，通过稳定共模环路增益克服反馈电阻匹配限制，实现了118dB的电源抑制比和0.00067%的总谐波失真加噪声，输出功率达3.1W，适用于电池供电的移动设备。

本文提出了一种单片集成的五电平D类音频功率放大器，能够提供2×70W的输出功率。该设计旨在减小输出LC滤波器尺寸并降低功率损耗，特别关注电池供电应用中的近空闲功率损耗问题。

本文提出了一种用于传感器前端、功耗低于1μW的斩波放大器，采用基于逆变器的0.2V供电输入级，实现了36nV/√Hz的低输入参考噪声。该设计解决了低带宽无线传感器节点中前端放大器功耗与噪声之间的瓶颈问题，适用于EEG监测等应用。

该论文提出一种用于闭环神经调节的斩波稳定生物信号放大器，能够在存在大刺激伪影的情况下记录微小神经信号。通过提升输入阻抗至300MΩ并实现40mVpp线性输入范围，同时仅消耗2µW功耗，解决了传统前端难以同时处理大信号和保持信号完整性的问题。

本文提出一种利用交叉耦合对再生技术的可编程增益放大器，以420μW功耗实现100GHz增益带宽积，解决了低功耗宽带宽放大器设计的挑战。

本文提出了一种39.25MHz无LDO堆叠放大器晶体振荡器（SAXO），工作在I/O电压下，实现了19µW超低功耗和278dB FOM。通过引入低通滤波器，将1kHz偏移相位噪声从-122dBc/Hz降至-139dBc/Hz，解决了传统晶体振荡器在低功耗下相位噪声差的问题。

该论文提出了一种采用开关电阻方案的自偏置唤醒定时器，实现了4.7nW的超低功耗和13.8ppm/°C的温度稳定性，解决了电池受限传感器节点中唤醒定时器功耗高、精度差的问题。

该论文提出了一种采用抖动注入技术的24MHz晶体振荡器，实现了快速启动，解决了物联网无线节点中晶体振荡器启动时间过长导致能量浪费的问题。通过抖动注入技术，在保持低功耗的同时显著缩短了启动时间。

本文提出了一种采用有机光电导薄膜的CMOS图像传感器，实现了超过120dB的宽动态范围和1.6e-的超低复位噪声，解决了传统图像传感器在动态范围和色彩还原方面的不足。

该论文提出了一种采用有机光电导薄膜的全局快门图像传感器，实现了3µm像素尺寸下210ke-的饱和信号和可变灵敏度功能，解决了传统全局快门像素因需要存储节点和额外晶体管而难以缩小的问题。

该论文提出了一款用于航空测绘应用的105×65mm²、391Mpixel CMOS图像传感器，具有超过78dB的动态范围。该大格式传感器旨在通过提高分辨率来减少数据采集时间和成本，从而提升用户生产力。

该论文提出了一款APS-H尺寸的250M像素CMOS图像传感器，通过采用列单斜率ADC与双增益放大器解决了高分辨率图像传感器中信号读出的速度瓶颈问题。

本文提出了一款64×64像素的数字硅光电倍增管直接飞行时间传感器，应用于航天器导航的闪光激光雷达。该传感器实现了每像素每秒1亿光子的背景抑制能力，解决了在强背景光下进行精确距离成像的问题。

本文提出了一种1280×720分辨率的单光子检测图像传感器，采用灵敏度增强技术实现了100dB的动态范围，解决了在极低光照条件下（如新月照度）单光子检测的难题，同时保持了常规CMOS像素尺寸（1.5-5μm）。

该论文提出了一种用于移动应用的3D堆叠CMOS图像传感器，通过采用比较器基多采样PGA和2阶增量ΔΣ ADC，实现了1.2e-的极低时域噪声和高效能。主要解决了传统图像传感器在面积和噪声之间的权衡问题。

该论文提出了一种1.5V、33兆像素的3D堆叠CMOS图像传感器，采用负衬底偏压技术以提高像素性能，并解决3D堆叠中像素阵列与外围电路分离的面积效率问题。

本文提出了一款1.1μm像素、33兆像素、240fps的3D堆叠CMOS图像传感器，采用三级循环型ADC，以满足超高清电视（7,680×4,320@120Hz）对高分辨率和高帧率的需求。该传感器通过3D堆叠技术将像素阵列和ADC层分离，实现了高速度与高图像质量的平衡。

这篇论文介绍了一款256Gb容量、基于48层堆叠字线（WL）的3位/单元（3b/cell）V-NAND闪存。它解决了对大容量、低成本非易失性存储的需求，通过垂直堆叠技术实现了高密度存储并降低了每比特成本。

本文提出了一款4Mb的STT-MRAM缓存，通过内存访问感知的功耗优化技术以及写验证写/读修改写方案，解决了传统易失性存储器在填补CPU缓存与主存、主存与存储之间的性能差距时功耗过大的问题。

该论文提出了一种电阻漂移补偿（RDC）方案，用于降低多级单元相变存储器（MLC PCM）的原始误码率。实验结果表明，该方案可将原始误码率降低超过100倍，适用于存储级内存应用。

该论文提出了一种基于ReRAM的256位字长TCAM，实现了1纳秒的搜索时间，并在字长-能量效率-密度乘积上取得了14倍的提升，解决了传统SRAM基TCAM在面积、搜索能耗和待机功耗方面的瓶颈。

该论文介绍了一款在14nm工艺下制造的128Gb 2b/cell NAND闪存芯片，实现了640μs的编程时间和800MB/s的I/O速率。通过先进的工艺和电路设计，解决了高密度存储与高速读写之间的矛盾。

该论文提出了一种用于汽车应用的90nm嵌入式1T-MONOS闪存宏，通过优化存储单元和电路设计，实现了0.07mJ/8kB的重写能量和超过1亿次的耐久性，解决了汽车MCU对高可靠性和低功耗非易失存储的需求。

该论文介绍了一款768Gb、3b/cell的3D浮栅NAND闪存芯片，通过创新的3D浮栅单元结构和电路设计，解决了高密度存储中的可靠性和性能问题。

本文提出了一种4×4×2同构可扩展3D片上网络电路，采用异步容错设计，实现了326MFlit/s的吞吐量和0.66pJ/b的能效，解决了3D集成中通信距离缩短带来的计算密度提升问题。

该论文提出一种基于事件驱动PI控制的全集成低压差稳压器（LDO），通过事件驱动方式缩短控制环路延迟，从而无需片外大输出电容，实现了低功耗和小面积集成。

提出一种用于移动应用处理器的200mA数字低压差稳压器（LDO），采用粗-细双环路控制架构。该设计旨在减少外部电容数量，抑制PCB寄生电感引起的电源纹波问题。

本文提出了一种在22nm图形执行核心中通过自适应电压缩放和动态功率管理来减少后硅电压保护带的方法。通过集成混合数字LDO/SCVR稳压器和保留触发器，实现了自主DVFS，降低了固有VMIN和泄漏功耗，从而在保证性能的同时缩小了电压裕量。

本文提出了一种全集成三输出开关电容电源管理单元，适用于物联网系统，在20nW至500μW负载范围内实现60%的峰值效率。通过环境自适应和负载调节技术，解决了传统转换器转换比有限的问题，实现了宽负载范围的高效供电。

该论文提出了一种平衡电荷回收总线（BCRB），通过堆叠两个CMOS重复线链路实现二次方功耗节省，解决了大芯片中全局互连功耗日益增长的问题。在16nm FinFET CMOS工艺下，该总线实现了1.7至2.6 Gb/s/线的数据传输速率，每比特每毫米能耗仅为6.5至23.3 fJ。

该论文提出了一种基于物理不可克隆函数（PUF）的安全密钥生成方案，在45nm智能卡芯片上实现了极低的密钥错误率（2E-38）。通过利用芯片制造过程中的MOSFET失配等固有特性，解决了传统非易失性存储器（NVM）方案中存在的主动数据探测和外部密钥传输等安全问题。

该论文提出了一种基于3晶体管电流的误差检测与纠正(EDAC)技术，并成功应用于ARM Cortex-R4处理器，旨在消除传统时序裕量带来的性能与功耗损失。通过电流模式检测关键路径时序违规，实现了低开销、高能效的错误修复。

提出一种45nm CMOS工艺的RF-to-Bits LTE/WCDMA FDD/TDD 2×2 MIMO基站收发机SoC，支持200MHz射频带宽，实现高度集成，满足大规模MIMO基站对射频收发机在体积和性能上的需求。

该论文提出了一种可扩展的0.1-1.7GHz空谱滤波4元素MIMO接收器阵列，通过空间陷波抑制技术解决了多天线接收器中ADC动态范围受限的问题，实现了灵活的数字波束成形和MIMO支持。

该论文提出了一种用于载波聚合的超低噪声频率转换正交混合接收机架构，解决了宽带接收机在多频段组合下噪声性能与复杂度的权衡问题。通过频率转换和正交混合技术，实现了低噪声系数和宽频带覆盖。

该论文提出了一款2×2 WLAN与蓝牙组合SoC，采用28nm CMOS工艺，集成了片内WLAN数字电源、2G/BT SP3T开关以及蓝牙拉远抵消技术，解决了多模无线共存和功耗问题。

该论文提出了一种面向802.11a/b/g/n WiFi的双频段数字发射机SoC，通过数字I/Q合并和菱形轮廓映射技术实现了紧凑的芯片面积和高效率。解决了传统模拟发射机面积大、效率低的问题，适用于宽带无线通信。

该论文提出了一种基于分数N子采样PLL的自校准相位调制器，通过查找表（LuT）和误差符号积分技术实时校准非线性，实现了10Mb/s数据率和-37.4dB EVM。解决了宽带相位调制中INL误差导致的线性度问题。

该论文提出了一种集成磁隔离器功能的非互易环行器，基于N-path滤波器技术，用于全双工接收机中的自干扰消除。解决了传统磁性环行器无法集成的问题，实现了高隔离度和低功耗的片上自干扰抑制。

一款用于微型传感器节点的超低功耗信号采集IC

一款适用于多格式智能手机应用的4K H265 HEVC编解码器LSI，功耗仅为05 nJ/像素

14nm FinFET CMOS技术下实现0.6V、15GHz、84Mb SRAM的设计

一款具有10 ps时间分辨率和双抽头真CDS锁定像素的CMOS图像传感器。

该论文介绍了一种128Gb 3b单元V-NAND闪存，支持1Gb/s的IO速率。

14纳米工艺下11Mb嵌入式DRAM宏，实现1纳秒访问速度。

一款具有时间门控和自校准功能的160x120像素模拟计数单光子成像器

16nm全数字自动校准自适应时钟分布技术

一款用于解决组合优化问题的20k自旋Ising芯片

一种用于低功耗移动设备的271纳焦像素凝视激活物体识别系统

28nm嵌入式分栅MONOS闪存宏单元，适用于汽车应用。

一种基于环形振荡器的谐振传感器读出电路，具有30 ppm精度和低于80 nJ的能耗

一种用于电子稳定控制的三轴陀螺仪，具有连续自测试功能

一篇关于在22纳米三栅极CMOS工艺中实现自适应和弹性多米诺寄存器文件的IEEE JSSC论文

一款79皮焦耳/比特、80兆比特/秒全双工收发器和425微瓦、100千比特/秒超再生接收器

90nm CMOS工艺下6uW功耗的语音活动检测前端设计

一款可配置的稀疏近似引擎，适用于移动数据处理

基于嵌入式薄膜的大面积图像传感与检测系统

15纳米CMOS工艺下的低功耗64Gb MLC NAND闪存

一种用于亚阿托克质量传感应用的28纳米CMOS NEMS阵列控制集成电路

一种使用电耦合电阻的笔压敏感电容触摸系统

一种用于肺癌相关挥发性物质检测的便携式微气相色谱系统

65纳米CMOS工艺下用于无线传感器网络的亚阈值ARM Cortex M0子系统

面向移动和可穿戴设备的常开CMOS图像传感器设计

本文展示了一种超薄柔性CMOS应力传感器，应用于自适应机器人G。

Carrizo是一款高性能且能效优化的28纳米APU。

22纳米图形处理核心采用数字自适应DVFS技术实现宽范围自主电压频率调节

SPARC M7处理器采用20纳米工艺，集成32核和64MB L3缓存

介绍22纳米工艺的18核Xeon E5 2600 v3处理器家族。

一款无电感AGC放大器，具有10 Gbps速度和40 dB线性可变增益控制

一种采用混合粗精SAR结构的10位ADC，实现低功耗高精度转换

28纳米工艺下2Mbit 6T SRAM设计，具备可配置低压写入能力

一篇关于2 GHz分数N ADPLL的IEEE JSSC论文，采用双参考插值TDC技术

一篇关于4至105 Gb/s连续速率数字时钟和数据恢复的IEEE JSSC期刊论文

一种具有自跟踪功能的三模式数字降压转换器，输出功率范围从50纳瓦到10毫瓦

提出一种用于实时时钟的558nW脉冲驱动晶体振荡器。

一篇关于快速锁定全数字DLL的IEEE JSSC论文，频率范围67 MHz至124 GHz

一篇关于6位5GS/s 4交织3位周期SAR ADC的IEEE JSSC期刊论文

一篇关于用于复杂系统模拟高容量测试的紧凑型一阶ΣΔ调制器的IEEE JSSC期刊论文

提出一种高IIP2、无SAW的超外差接收机，采用多级谐波抑制技术。

提出了一种低抖动和分数分辨率的注入锁定时钟倍频器

一种具有分辨率连续逼近的开关电容DC-DC转换器

提出一种效率增强的混合电源调制器，采用单电容电流输入技术。

一款具有20 GHz信道带宽的超宽带IF毫米波接收器

该论文研究了SoC中振荡器拉动的缓解方法。

基于注入锁定的振荡器电抗传感器用于高通量F

无摘要，无法提供概要

基于时分扩频码的多通道fNIRS集成电路，可实现400 fW的检测灵敏度。

提出一种具有快速启动和变化容忍度的CMOS晶体振荡器，采用啁啾注入技术。

设计了一种基于单环的宽带低相位噪声正交LO生成器，频率达56.292 GHz。

一篇关于10 Gbps混合ADC接收器的IEEE JSSC论文

一篇关于10 MHz带宽、70 dB SNDR连续时间Delta Sigma调制器的IEEE JSSC论文

一款可在0.3V电压下工作的15nW 32768 kHz晶体振荡器

一篇关于24 GHz无电感整数N射频合成器的IEEE JSSC论文

一篇关于19 GHz高功率放大器的JSSC论文，具有35 dBm输出功率和38 dB线性增益。

该论文提出了一种采用双通道结构的连续时间带通ΔΣ调制器，实现了69 dB SNDR和25 MHz带宽。

一篇关于宽带混合信号CMOS功率放大器的IEEE JSSC期刊论文

提出一种用于3D便携式医疗超声成像的列行并行ASIC架构。

该论文提出了一种宽频率范围内恒定能量环形振荡器设计

一种基于CMOS逆变器OTA的低功耗高CMRR神经放大器系统

自适应开关延迟补偿的无线功率传输有源整流器

双模式低压差稳压器电源门控，支持线性和开关导通

针对DC 100 GHz有源倍频器的勘误，涉及低压乘法器设计。

实现低功耗68位3090 GS/s时间交织ADC的优化设计

通过正向体偏置增强短沟道输出电导的研究

该论文提出了一种用于安全芯片识别的静态物理不可克隆函数技术。

一款基于CMOS图像传感器的低功耗凝视估计处理器

提出一种10-40 MHz前馈FIR DAC连续时间ΔΣ ADC，具有鲁棒性

一款集成电池管理和自启动功能的10nW至1μW功率管理IC。

一款低功耗多通道MIMO基带接收器，具有高谐波抑制能力

28纳米工艺下采用Push Rule 6T位单元的可配置存储器TCAM/BCAM/SRAM设计

一种310 fJ/转换步长的误差整形无混叠连续时间ADC

一篇关于38mW Gbps四通道8513 Gbps串行链路的IEEE JSSC论文，采用5抽头DFE和4抽头Tr技术。

45 nm CMOS SOI 单片光子学平台，基于比特统计的谐振器设计

一种4通道9Gbps、1pJ/bit的混合NRZ多音IO接口，具有降低串扰和ISI的特性

一款集成电流传感系统，具有5A电流检测能力，增益误差0.3%，偏移16μA。

使用自动环路增益控制和环路延迟的Bang Bang锁相环设计

一种具有主动刺激伪影消除功能的双向神经接口电路

提出一种高数据率、高能效的三通道超宽带认知无线电系统。

一种高密度金属熔丝技术，支持16V可编程低电压

一种用于实时补偿TFT非均匀性的混合AMOLED驱动IC

一种采用飞电容技术的低纹波开关电容电压调节器

一款采用同步切换开关电容DC-DC技术的RISC-V向量处理器

一种抗PVT变化的全数字边沿竞争真随机数发生器

一种采用电感供电并整合错误校正的无线固态硬盘系统

设计了一种65nm CMOS工艺下60 Gbps、173 mW的线接收器前端。

论文介绍了一种使用异构多核SoC的高性能视频分析PC子系统

基于混合架构的大面积麦克风阵列用于音频源分离

本文为IEEE JSSC期刊的目录，未提供具体内容摘要。

超低能耗弛豫振荡器，每周期效率达230飞焦耳

一篇关于260 MHz IF采样比特流处理数字波束成形器的IEEE JSSC期刊论文

一款基于极化天线的60 GHz CMOS全双工收发器及链路设计

基于20 GHz振荡器的60 GHz频率发生器设计

使用ELD补偿嵌入式SAB的连续时间Delta Sigma调制器设计

一篇关于使用RF PWM和载波切换技术的数字密集型发射机PA的JSSC论文

28纳米CMOS工艺的动态偏置多频段2G/3G/4G蜂窝发射机

高效可重构电荷泵能量收集器设计

一种采用双步混合ILFD和T技术的低功耗低噪声毫米波子采样锁相环

65纳米CMOS工艺下的脉冲超宽带收发器，支持四元素波束成形，实现1Gbps传输速率。

一种基于正交开关电容技术的功率放大器设计

一篇关于支持Rel 12标准的2G、3G和LTE Advanced双载波发射机的JSSC论文。

该论文介绍了一种支持Rel 12 2G、3G和LTE Advanced 3CC的蜂窝接收器。

一种带有嵌入式可编程高阶滤波器的开关电容射频前端设计

一篇关于多模式DeltaSigma RF DAC的IEEE JSSC期刊论文

一篇关于65纳米工艺下11位450MSps三路时间交织子范围流水线SAR ADC的IEEE JSSC论文

一款抗TX泄漏的80GHz低噪声放大器

设计了一种1356 MHz、19uW高效无源整流器，效率达72%。

无电池三频段无线神经监测与响应神经刺激器设计

毫米波自混频VCO架构设计以实现高调谐范围

该论文提出了一种具有动态时间常数调整功能的轨钳电路。

本文为IEEE JSSC期刊的目录，未提供具体内容摘要。

02V 8T SRAM采用PVT感知位线传感和基于列的数据随机化技术

本文介绍了一种在0.13μm CMOS工艺中实现的全集成10V升压压电驱动电路。

一款适用于超低占空比的BLE发射器，泄漏功耗低于400pW，输出功率10dBm。

采用数字子采样架构的22 GHz ADC PLL，实现242 dB FOM和42 mW功耗

一款静态电流24mA、输出功率1W的D类音频放大器

提出了一种4位连续时间ΣΔ调制器，采用全数字化量化噪声降低技术。

一种用于模块化智能手机的6Gbps、6pJ/b、5mm距离非接触接口技术

本文介绍了一种具有精细频率分辨率的数字控制注入锁定振荡器。

一种采用分频计数器和并行采样ILFD辅助的分数N型DPLL设计

一种无参考电容放电振荡器架构，功耗仅为444皮瓦。

一篇关于采用MOSCAP DAC的SAR ADC设计的IEEE JSSC论文

一款宽带射频混频DAC，在19 GHz内实现IMD小于82 dBc

一篇关于自主能量收集电源管理单元与数字调节的IEEE JSSC论文

45纳米CMOS工艺下采用统计方法的高能效ECG处理器修正

介绍125 Gbps光驱动器和接收器IC，采用双阈值AGC技术用于SATA输出

设计了一种用于MEMS麦克风的106 dB A加权动态范围低功耗连续时间ΣΔ调制器。

一款12 GHz、22 dB增益控制且相位偏移仅2度的SiGe双极可变增益放大器。

一款具有130 klx环境光抑制能力的132位光学接近传感器系统

一款适用于软件定义无线电接收机的150kHz至80MHz带宽离散时间模拟基带电路

一款具有43VPP单端输出摆幅的360Gbps发射器/中继器前端

65nm CMOS工艺宽带无线电接收器，采用ΔΣ ADC实现信道选择。

该论文提出了一种采用流水线相位插值器的分数N分采样锁相环设计。

一篇关于28纳米CMOS工艺下全集成蓝牙低能耗发射器的IEEE JSSC论文

一款18V输入、10MHz开关频率的Buck转换器，采用125ps混合信号死区时间控制技术

该论文提出了一种用于FSK和GFSK发射机的Class C PA VCO单元设计。

设计了一种具有双开关电容返回结构的连续时间ΔΣ调制器。

本文介绍了一种用于高效毫米波无线通信的数字调制CMOS极性发射机。

本文提出了一种高效能的混合模拟数字近似计算技术，适用于连续时间系统。

70mV启动的全集成热电能量升压转换器

集成磁通门磁力计用于隔离电流传感

一种具有高背景光免疫力的光无线APD接收器

无摘要内容，无法提供概要

一种低噪声异步SAR辅助时间交织SAR ADC设计

该论文介绍了一种在32nm SOI CMOS工艺下实现的18 pJ/bit、16×16 Gb/s源同步并行接口。

一篇关于基于环形振荡器的宽带分数N锁相环的IEEE JSSC论文

一篇关于使用Gm C技术的连续时间Delta Sigma调制器的IEEE JSSC论文

一种用于眼图变化的系数误差鲁棒前馈均衡发射机

一种具有866峰值效率的双输出热电能量收集接口

一篇关于CMOS中高线性双频带混合模式极性功率放大器的IEEE JSSC论文

一篇关于20 Gbps VCSEL非线性均衡技术的IEEE JSSC论文

40纳米CMOS工艺下的多千兆位CPFSK聚合物微波光纤通信链路设计

本文提出了一种接近最优的1356 MHz CMOS有源整流器，具有实时电路延迟校准功能。

提出一种基于注入锁定时钟倍频器的PVT鲁棒低抖动环形VCO设计。

一种采用四线四电平平衡技术的单端并行收发器设计

一款无偏斜10GS/s 6位CMOS ADC，采用紧凑时域信号折叠技术

一款宽输入范围效率增强的同步集成LED驱动器

一款用于MEMS振动陀螺仪的接口ASIC，功耗16mW，动态范围92dB。

一种采用比较器偏移消除技术的RC振荡器设计

设计和分析斩波稳定注入锁定振荡器传感器

提出一种NRAM复位检查反向标志方案，实现50位错误率或35奇偶校验

55 nm SiGe BiCMOS分布式放大器拓扑结构用于时间交织120 Gbps应用

提出一种基于全局搜索算法的光伏集成快速瞬态响应技术

设计了一种110nW电阻频率锁定芯片振荡器，温度稳定性达343ppm/°C。

55nm SiGe BiCMOS工艺下实现234.261GHz信号源，输出功率5.472dBm。

一款24 GHz抗干扰双中频多级唤醒接收机

一款低功耗视觉传感器，用于60帧/秒的运动捕捉，分辨率为240x160像素。

一篇关于25 Gbs混合集成硅光子源同步接收器的IEEE JSSC期刊论文

一款56 nV/√Hz斩波运算放大器，最大偏移仅0.5 μV

一篇关于全集成可重构开关电容DC-DC转换器的IEEE JSSC期刊论文

一款高度集成的60 GHz 6通道收发器，采用封装天线设计。

一种新型无输入终端分布式放大器设计，频率范围100 MHz至45 GHz。

一种在标准CMOS工艺中实现低于0.5电子读出噪声的VGA图像传感器

一款基于MMIC的宽带20至28 GHz信号发生器，输出功率达308 dBm。

设计用于80 GHz带宽频率交错线性大的模拟电路模块

电容耦合CMOS VCSEL驱动电路设计

设计一个113 Gbit/s SiGe双极驱动阵列，输出56 Vpp的考虑因素

探讨单片功率集成电路的集成趋势与应用技术挑战

毫米波CMOS功率放大器的多栅极堆叠FET设计

提出了一种基于电压补偿的超紧凑且鲁棒的物理不可克隆函数设计。

65nm CMOS工艺下实现106nW功耗的10位80kS/s SAR ADC

28纳米CMOS工艺下设计的12位104MS/s SAR ADC，适用于数字辅助无线传输

一种双电感四输出降压转换器，支持20 MHz和100 MHz双频率工作

提出一种采用恒定 Gm 偏置的 20 Gbps 高效能发射驱动器

一款用于可穿戴设备的低功耗无线心电图SoC

一篇关于采用SAR ADC TDC技术的36GHz低噪声分数N数字锁相环的论文

一款用于40Gb/s串行链路的低功耗、低抖动10GHz锁相环设计

一款用于汽车雷达的77 GHz倍频双路径相控阵FMCW收发器

一种采用线性化开环放大器的9位18GS/s 44mW流水线ADC

一种用于低功耗CMOS图像传感器的Delta读出方案

一款具有自干扰消除功能的全双工单芯片收发器

一种用于分流器电流检测的全隔离ΔΣ ADC设计

一种负载自适应的G类耳机放大器，具有电源抑制带宽增强功能

一篇关于40纳米CMOS工艺下高效能10Gbps自举收发器的IEEE JSSC论文

一种基于热导率电阻式CO2传感器的比率读取电路设计

一种在28纳米FDSOI工艺中实现宽动态范围的自调节时钟发生器

提出一种宽带注入锁定正交时钟生成与分配技术

一篇关于使用蝶形线圈输入的μNMR CMOS收发器的IEEE JSSC期刊论文

自适应比较器偏置电流控制提升0.6V输入升压转换器效率

一款18nA超低功耗、87%高效率的太阳能振动与射频能量收集电源管理系统

本文提出了一种采用弱反偏置的多功能传感器模拟前端设计。

一款用于高速视觉处理的能效优化嵌入式深度神经网络处理器

本文提出了一种全集成高转换比双输出电压升压转换器。

研究集成逆F类硅功率放大器以实现高功率效率

无摘要内容，无法提供概要

该论文提出了一种利用集成下路端口OMA监测实现硅环调制器波长锁定的方法。

该论文介绍了一种集成在芯片上的3D超声波指纹传感器技术。

提出一种用于芯片间通信的20 Gbps低功耗并行接口

一种用于事件驱动立体声的低功耗硅耳蜗芯片

一种用于注射植入式智能传感器节点的微型电感耦合无线电

一款具有137 dB动态范围和032 V自供电能力的CMOS图像传感器，支持能量收集

一款具有137 dBmHz噪声和82%效率的交流耦合混合电源调制器

本文介绍了一种1V电源、103dB动态范围的3阶音频连续时间ΔΣ ADC，具有增强的噪声性能。

提出一种降低电压偏置RF CMOS振荡器1/f噪声上变频的技术

一款采用有限带宽前端和局部反馈的20Gbps CMOS光接收器

一篇关于基于40170 MHz PLL的PWM驱动器的IEEE JSSC论文，采用130 nm CMOS工艺实现2 3 5级Class D功率放大器。

一款基于130 nm SiGe BiCMOS工艺的全集成320 GHz相干成像收发器

一种在28纳米工艺下实现45 Gbs高速混合电压和电流模式PAM4发射器

一款集成处理器电源管理的多生物传感器采集系统

一篇关于使用RC滤波应力解耦方案的4T2R非易失性TCAM的ReRAM研究论文

一种采用能量回收技术的单电感双路径三开关转换器

基于VCO的高度数字化温度传感器，具有0.034°C/mV的电源灵敏度

提出一种高效SSHI接口，扩展压电能量收集输入范围

针对微型物联网系统的电池电压监控技术研究

一种基于CMOS的生物传感器IC，专注于生物水的介电弛豫特性。

一款能同时实现115mW能量回收和678Mbps反向数据传输的遥测芯片。

用于计数的多通道65 zF rms分辨率CMOS单片电容传感器

研究氢化非晶硅薄膜晶体管的光学像素传感器

一种基于4路交织子范围SAR ΔΣ架构的12位265mW 600MSps ADC设计

一款集成度高的太赫兹近场传感器，实现微米级横向分辨率

一款具有118 dB PSRR和103.5 dB THDN的全差分D类音频放大器。

一种12位2GS/s双速率混合DAC，采用脉冲误差预失真技术提升带内性能

28纳米CMOS工艺下实现的12Gb/s低功耗注入式时钟数据恢复电路

一款12位100MSps的SAR辅助数字斜率ADC设计

面向物联网应用的13 nJpb全数字极化发射机设计

一款22 GHz连续时间ΔΣ ADC，具有102 dBc THD和25 MHz带宽

一篇关于65nm CMOS SAR辅助CT ΔΣ调制器的IEEE JSSC论文

一篇关于180 nm BCD工艺下70 W五电平D类音频功率放大器的IEEE JSSC论文

一篇关于基于边缘插值器的高分辨率数字时间转换器的IEEE JSSC论文。

一款2MHz、12100V、90%效率的自平衡ZVS可重构三电平DC转换器

一款支持32 QAM调制、175 Gb/s单通道速率、覆盖六个通道的300 GHz CMOS发射器

14纳米CMOS工艺下实现的32Gb/s双向4通道电容耦合链路，能效4pJ/b。

一篇关于16nm工艺下40至64Gb/s NRZ发射器的IEEE JSSC论文

基于ADPLL的55mW接收器，采用混合环路干扰抑制技术，适用于BLE

28纳米CMOS工艺下实现72dB动态范围和465MHz带宽的连续时间1-2级MASH ADC

915 MHz低功耗接收器，采用传输参考和移位限幅器技术。

基于DTC的亚采样PLL，支持自校准分数合成

提出一种用于8 GHz异相调制的差分振荡器注入锁定技术。

一种采用前馈多音干扰消除技术的数字PLL，实现低杂散性能

一款用于28 GHz 5G相控阵无线电的高效线性功率放大器

一篇关于并行SSHI整流器在压电能量收集中的应用的IEEE JSSC期刊论文

一款采用谐振电流模式的无线功率接收器和电池充电器，支持32 dBm功率传输。

提出一种时间交织环形压控振荡器，降低1/f3相位噪声转角并扩展性能。

提出一种采用DAC失配误差整形技术的过采样SAR ADC，实现105 dB SFDR

基于边缘自适应的1抽头IIR离散时间DFE在5μs内实现收敛

无摘要提供，无法生成概要

该论文提出了一种用于极低噪声频率的频率转换正交混合接收器。

探讨硅光子学中基于马赫-曾德尔调制器的光发射器架构

利用多端口电磁散射的片上太赫兹光谱仪设计

提出一种可扩展的寄生电荷再分配设计，实现高效全集成方案

提出了一种可扩展的空间陷波抑制技术，用于空谱滤波MIMO接收机。