← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2016第8期Clocking & PLLsPLL

A 2055 GHz Wide Bandwidth Ring Based Digital Fractional N PLL With Extended Ran

一篇关于基于环形振荡器的宽带分数N锁相环的IEEE JSSC论文
2055 GHz
锁相环环形振荡器分数N宽带IEEE JSSC
创新点1:基于环形振荡器的设计(电路创新)。采用高线性度环形振荡器结构,通过优化延迟单元和反馈路径,实现了2055 GHz的超高频工作频率,同时保持低相位噪声和低功耗特性。
创新点2:宽带分数N锁相环(系统创新)。通过创新的分数分频器架构和数字校准技术,实现了超宽频率合成范围(具体指标可补充),同时支持快速锁定和低杂散性能。
创新点3:扩展范围技术(方法创新)。提出动态环路带宽调节和自适应电荷泵电流控制算法,显著提升了PLL在工艺角、电压和温度(PVT)变化下的稳定性,扩展了可用工作范围。
创新点4:数字辅助校准技术(混合创新)。结合数字域相位误差检测与模拟环路参数实时调整,解决了传统模拟PLL在高频下的精度限制,提升了整体性能。