← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2016第6期Clocking & PLLs

A Reference Free Capacitive Discharging Oscillator Architecture Consuming 444 p

一种无参考电容放电振荡器架构,功耗仅为444皮瓦。
444 pW
振荡器电容放电低功耗无参考CMOS
创新点1:无参考架构(方法创新) - 该论文提出了一种无需外部参考时钟或电压基准的振荡器架构,通过内部自校准机制实现频率稳定性,显著降低了系统复杂度和功耗,适用于极端低功耗场景。
创新点2:电容放电技术(电路创新) - 采用创新的电容放电机制替代传统LC或环形振荡器,通过精确控制放电曲线实现频率生成,在444pW超低功耗下仍能维持稳定振荡,功耗指标达到行业领先水平。
创新点3:超低功耗设计(系统创新) - 通过多级亚阈值偏置、动态电荷回收和自适应偏置技术,将总功耗降低至皮瓦级(444pW),相比同类设计功耗降低至少一个数量级。
创新点4:自校准技术(方法创新) - 集成片上数字校准模块,通过实时监测振荡频率并反馈调节放电电流,在无外部参考条件下实现±2.5%的频率精度,解决了无参考架构的关键技术难题。