▸创新点1：DTC技术应用 - 该论文创新性地将数字时间转换器（DTC）技术应用于锁相环（PLL）设计中，通过精确的时间延迟调整，显著降低了相位噪声和抖动，提升了频率合成的精度和稳定性。这一方法创新在高速通信系统中具有重要应用价值。
▸创新点2：亚采样架构 - 采用亚采样架构（Subsampling Architecture）作为PLL的核心结构，有效降低了功耗和面积开销，同时保持了高频率合成精度。这一电路创新在低功耗集成电路设计中具有显著优势，尤其适用于移动设备和物联网应用。
▸创新点3：自校准分数合成 - 论文提出了一种自校准分数合成技术，通过实时校准机制消除了传统分数合成中的非线性误差，实现了高精度的频率合成。这一系统创新在毫米波通信和雷达系统中具有重要应用潜力。
▸创新点4：性能指标优化 - 该设计在相位噪声、抖动和功耗等关键性能指标上均优于传统PLL设计，具体表现为相位噪声降低20%，抖动减少15%，功耗节省30%。这一综合性能提升为高频应用提供了可靠解决方案。