← 返回 JSSC 论文列表JSSC 2016第12期Other
A 2 GHz 244 fs Resolution 12 ps Peak INL Edge Interpolator Based Digital to Tim
一篇关于基于边缘插值器的高分辨率数字时间转换器的IEEE JSSC论文。
2 GHz, 244 fs分辨率, 12 ps峰值INL
数字时间转换器边缘插值器高分辨率时间数字转换CMOS
▸创新点1：2 GHz工作频率（系统创新） - 通过优化时钟分配网络和采用低延迟锁相环（PLL）技术，实现了在2 GHz高频下的稳定工作，显著提升了数字到时间转换器的处理速度。
▸创新点2：244 fs时间分辨率（电路创新） - 采用高精度时间放大器（Time Amplifier）和噪声抑制技术，将时间分辨率提升至244 fs，为高精度时间测量提供了硬件支持。
▸创新点3：12 ps峰值INL（方法创新） - 通过创新的非线性校准算法和动态误差补偿技术，将峰值积分非线性（INL）控制在12 ps以内，提高了系统的线性度和精度。
▸创新点4：边缘插值器设计（电路创新） - 采用多相位时钟插值和动态延迟调整技术，优化了边缘插值器的性能，进一步提升了时间分辨率和系统稳定性。