← 返回 JSSC 论文列表JSSC 2016第3期OtherDelta-Sigma ADC
A 10 MHz Bandwidth 70 dB SNDR Continuous Time Delta Sigma Modulator With Digita
一篇关于10 MHz带宽、70 dB SNDR连续时间Delta Sigma调制器的IEEE JSSC论文
10 MHz带宽, 70 dB SNDR
Delta Sigma调制器连续时间高带宽高信噪比数字辅助
▸创新点1：高带宽设计 - 该论文通过优化连续时间Delta Sigma调制器的架构，实现了10 MHz的信号带宽，显著提升了传统设计的带宽限制，适用于高速数据转换应用。
▸创新点2：高信噪比性能 - 采用先进的噪声整形技术和电路优化方法，达到了70 dB的SNDR（信噪比加失真比），在宽带宽条件下仍保持优异的信号质量。
▸创新点3：数字辅助调制技术 - 引入数字校准和补偿算法，有效降低了模拟电路的非线性失真和工艺偏差影响，提升了整体系统的稳定性和精度。
▸创新点4：混合信号集成优化 - 通过创新的混合信号设计方法，实现了模拟前端与数字处理模块的高效协同，降低了功耗并提高了系统集成度。