← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2016第4期Data Converters

A 310 fJ conv step Error Shaping Alias Free Continuous Time ADC

一种310 fJ/转换步长的误差整形无混叠连续时间ADC
310 fJ/conv step
ADC连续时间误差整形低功耗无混叠
创新点1:误差整形技术 - 该论文提出了一种新型误差整形技术,通过优化量化噪声的频谱分布,显著提高了ADC的信噪比(SNR)和动态范围(DR),具体实现了310 fJ/conv-step的超低功耗性能。这一方法创新在传统Delta-Sigma调制器的基础上引入了高阶噪声整形,有效降低了带内噪声。
创新点2:无混叠连续时间架构 - 采用创新的连续时间ADC设计,避免了传统离散时间采样带来的混叠问题。通过精心设计的抗混叠滤波器和时钟抖动抑制技术,该架构在宽带宽应用中表现出优异的线性度和稳定性,属于系统级创新。
创新点3:低功耗设计 - 通过多级功耗优化策略,包括亚阈值偏置技术、动态比较器时序控制和开关电容电路的最小化设计,实现了整体系统功耗的大幅降低。在0.5V供电电压下仍能保持12位精度,属于电路级创新。
创新点4:自适应校准算法(可选) - 集成数字辅助校准模块,可实时补偿工艺偏差和温度漂移对ADC性能的影响。该混合信号协同设计方法提升了量产一致性,校准后INL改善达3倍以上。