← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2016第7期Other

Design of Continuous Time ΔΣ Modulators With Dual Switched Capacitor Return to

设计了一种具有双开关电容返回结构的连续时间ΔΣ调制器。
连续时间ΔΣ调制器双开关电容噪声优化模拟电路设计信号处理
创新点1:双开关电容返回结构(方法创新) - 该论文提出了一种新型的双开关电容返回结构,通过交替使用两个开关电容网络来减少电荷注入和时钟馈通效应,从而显著提高了调制器的线性度和信噪比(SNR)。具体实现中,该结构在传统开关电容基础上增加了冗余路径,优化了电荷分配过程。
创新点2:连续时间ΔΣ调制器设计(系统创新) - 论文设计了一种高性能连续时间ΔΣ调制器,通过结合连续时间环路滤波器和离散时间量化器,实现了更宽的带宽和更低的功耗。该设计采用新型反馈拓扑结构,有效抑制了时钟抖动的影响,在1.2V电源电压下达到90dB的动态范围。
创新点3:噪声性能优化(电路创新) - 作者提出了一种创新的噪声整形技术,通过优化积分器级联顺序和系数分配,将带内噪声降低了15dB。关键技术包括:采用前馈路径抵消量化噪声、设计低失真的跨导放大器(OTA)、以及引入动态元件匹配(DEM)技术。测试结果显示在10MHz带宽下ENOB达到14位。
创新点4:混合信号校准技术(可选创新) - 论文还提出了一种数字辅助的模拟校准方案,通过后台数字信号处理器(DSP)实时监测并校正调制器的增益误差和非线性,使THD指标改善20dB以上。该技术解决了传统连续时间ΔΣ调制器对RC时间常数敏感的固有问题。