← 返回 JSSC 论文列表JSSC 2016第11期RF & Wireless130 nmPLL
A 40170 MHz PLL Based PWM Driver Using 2 3 5 Level Class D PA in 130 nm CMOS
一篇关于基于40170 MHz PLL的PWM驱动器的IEEE JSSC论文，采用130 nm CMOS工艺实现2 3 5级Class D功率放大器。
40170 MHz PLL, 130 nm CMOS
PLLPWM驱动器Class D功率放大器CMOS40170 MHz
▸基于40170 MHz PLL的PWM驱动器
▸2 3 5级Class D功率放大器设计
▸130 nm CMOS工艺实现