← 返回 JSSC 论文列表JSSC 2016第10期Data ConvertersSAR ADCPLL
A 36 GHz Low Noise Fractional N Digital PLL Using SAR ADC Based TDC
一篇关于采用SAR ADC TDC技术的36GHz低噪声分数N数字锁相环的论文
36GHz, 分数N分频, 低噪声
锁相环时间数字转换器SAR ADC分数N分频低噪声
▸使用SAR ADC作为时间数字转换器(TDC)
▸实现36GHz高频低噪声输出
▸分数N分频技术提升频率分辨率